JP5315617B2 - 多電源制御方法及び半導体集積回路 - Google Patents
多電源制御方法及び半導体集積回路 Download PDFInfo
- Publication number
- JP5315617B2 JP5315617B2 JP2007041021A JP2007041021A JP5315617B2 JP 5315617 B2 JP5315617 B2 JP 5315617B2 JP 2007041021 A JP2007041021 A JP 2007041021A JP 2007041021 A JP2007041021 A JP 2007041021A JP 5315617 B2 JP5315617 B2 JP 5315617B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- domains
- switching
- power
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
- Information Transfer Systems (AREA)
Description
尚、本発明は、以下に付記する発明をも包含するものである。
(付記1) 複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部を備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路の多電源制御方法であって、
少なくとも2つのドメインで用いる電源電圧が同じ場合、
1つの電源からの電源電圧を該2つのドメインに対して供給するように電源パスの切り換えを行う電源パス切り換えステップと、
該2つのドメイン間のデータの受け渡しを該非同期ブリッジ部をバイパスして行うようにデータパスの切り換えを行うデータパス切り換えステップとを含むことを特徴とする多電源制御方法。
(付記2) 少なくとも1つの電源から出力される電源電圧を目標電圧に変更する変更ステップを更に含み、
該電源パス切り換えステップ及び該データパス切り換えステップは、該変更ステップが終了してから行われることを特徴とする付記1記載の多電源制御方法。
(付記3) 該変更ステップは、該少なくとも1つの電源から出力される電源電圧の該目標電圧への調整が完了したことを示す電圧調整の完了通知を該少なくとも1つの電源から行い、
該電源パス切り換えステップ及び該データパス切り換えステップは、該電圧調整の完了通知を待ってから行われることを特徴とする付記2記載の多電源制御方法。
(付記4) 該変更ステップは、該少なくとも1つの電源が出力する電源電圧が安定するまでの電源安定化待ち時間をカウントし、電源安定化待ち時間のカウントが終了したことを示す電源安定化待ちの完了通知を行い、
該電源パス切り換えステップ及び該データパス切り換えステップは、該電源安定化待ちの完了通知を待ってから行われることを特徴とする付記2記載の多電源制御方法。
(付記5) 該電源パス切り換えステップ及び該データパス切り換えステップは、該少なくとも2つのドメインで用いる電源電圧を同電位にしてこれらのドメイン間で高速なデータ転送を行う場合に行われることを特徴とする、付記1〜4のいずれか1項記載の多電源制御方法。
(付記6) 該電源パス切り換えステップ及び該データパス切り換えステップは、該少なくとも2つのドメインで用いる電源電圧及び動作周波数を上昇させてこれらのドメイン間で高速なデータ転送を行う場合に行われることを特徴とする、付記1〜4のいずれか1項記載の多電源制御方法。
(付記7) 該複数の電源からの電源電圧は、DC/DC電源からの電源電圧であることを特徴とする付記1〜6のいずれか1項記載の多電源制御方法。
(付記8) 複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部とを備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路であって、
該複数の電源と該複数のドメインを接続する電源パスを制御する電源切り換え手段と、
2つのドメイン間のデータの受け渡しを行うデータパスを制御するデータパス切り換え手段と、
該電源切り換え手段及び該データパス切り換え手段を制御する切り換え制御手段とを備え、
該2つのドメインで用いる電源電圧が同じ場合、該切り換え制御手段は、該電源切り換え手段を制御して該電源パスを切り換えることで1つの電源からの電源電圧を該2つのドメインに対して供給し、且つ、該データパス切り換え手段を制御して該データパスを切り換えることで該2つのドメイン間のデータの受け渡しを該非同期ブリッジ部をバイパスして行うことを特徴とする半導体集積回路。
(付記9) 少なくとも1つの電源から出力される電源電圧を目標電圧に変更する変更手段を更に備え、
該切り換え制御手段は、該変更手段による電源電圧の変更が終了してから該電源切り換え手段を制御して該電源パスを切り換え、且つ、該データパス切り換え手段を制御して該データパスを切り換えることを特徴とする付記8記載の半導体集積回路。
(付記10) 該少なくとも1つの電源は、そこから出力される電源電圧の該目標電圧への調整が完了したことを示す電圧調整の完了通知を行い、
該切り替え制御手段は、該電圧調整の完了通知を待ってから該電源パス切り換え手段及び該データパス切り換え手段の制御を行うことを特徴とする付記9記載の半導体集積回路。
(付記11) 該変更手段は、該少なくとも1つの電源が出力する電源電圧が安定するまでの電源安定化待ち時間をカウントし、電源安定化待ち時間のカウントが終了したことを示す電源安定化待ちの完了通知を行い、
該切り替え制御手段は、該電源安定化待ちの完了通知を待ってから該電源パス切り換え手段及び該データパス切り換え手段の制御を行うことを特徴とする付記9記載の半導体集積回路。
(付記12) 該切り換え制御手段による該電源パス切り換え手段及び該データパス切り換え手段の制御は、該少なくとも2つのドメインで用いる電源電圧を同電位にしてこれらのドメイン間で高速なデータ転送を行う場合に行われることを特徴とする、付記8〜11のいずれか1項記載の半導体集積回路。
(付記13) 該切り換え制御手段による該電源パス切り換え手段及び該データパス切り換え手段の制御は、該少なくとも2つのドメインで用いる電源電圧及び動作周波数を上昇させてこれらのドメイン間で高速なデータ転送を行う場合に行われることを特徴とする、付記8〜11のいずれか1項記載の半導体集積回路。
(付記14) 該データパス切り換え手段は、該少なくとも2つのドメインのうち第1のドメインの出力を直接或いは該非同期ブリッジ部を介して第2のドメインに入力する第1のセレクタ部と、該第2のドメインの出力を直接或いは該非同期ブリッジ部を介して該第1のドメインに入力する第2のセレクタ部とを有することを特徴とする付記8〜13のいずれか1項記載の半導体集積回路。
(付記15) 該複数の電源からの電源電圧は、DC/DC電源からの電源電圧であることを特徴とする付記8〜14のいずれか1項記載の半導体集積回路。
3 半導体集積回路
4,5 ドメイン
6 非同期ブリッジ部
7,8 電源切り換え部
9,10 セレクタ部
11 切り換え制御部
Claims (7)
- 複数の電源からの電源電圧を用いる複数のドメインと、前記ドメイン間に設けられ前記ドメイン間のデータの受け渡しを行う非同期ブリッジ部を備え、負荷に応じて少なくとも前記各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路の多電源制御方法であって、
少なくとも2つの前記ドメインで用いる電源電圧が同じ場合、
前記複数の電源の1つの電源からの電源電圧を前記2つのドメインに対して供給するように電源パスの切り換えを行う電源パス切り換えステップと、
前記2つのドメイン間のデータの受け渡しを前記非同期ブリッジ部をバイパスして行うようにデータパスの切り換えを行うデータパス切り換えステップと、
少なくとも1つの電源から出力される電源電圧を目標電圧に変更する変更ステップとを含み、
前記2つのドメインで用いる電源電圧が互いに異なる場合、
前記電源切り換えステップは、前記複数の電源の2つの電源からの前記互いに異なる電源電圧を前記2つのドメインに対して供給するように前記電源パスの切り換えを行い、
前記データパス切り換えステップは、前記2つのドメイン間のデータの受け渡しを前記非同期ブリッジ部を介して行うように前記データパスの切り換えを行い、
前記2つのドメインで用いる電源電圧を互いに異なる電圧から同じ電圧にする場合は、前記電源パス切り換えステップ及び前記データパス切り換えステップは、前記変更ステップが終了してから行われ、
前記2つのドメインで用いる電源電圧を同じ電圧から互いに異なる電圧にする場合は、前記電源パス切り換えステップ及び前記データパス切り換えステップを行ってから前記変更ステップが行われ、
前記少なくとも1つの電源から出力される電源電圧の前記目標電圧への調整が完了したことを示す完了通知を前記少なくとも1つの電源から行い、
前記完了通知を待ってから前記電源パス切り換えステップ及び前記データパス切り換えステップの制御を行うことを特徴とする多電源制御方法。 - 前記電源パス切り換えステップ及び前記データパス切り換えステップは、前記少なくとも2つのドメインで用いる電源電圧を同電位にして前記少なくとも2つのドメイン間で高速なデータ転送を行う場合に行われることを特徴とする、請求項1記載の多電源制御方法。
- 前記複数の電源からの電源電圧は、DC/DC電源からの電源電圧であることを特徴とする請求項1又は2記載の多電源制御方法。
- 複数の電源からの電源電圧を用いる複数のドメインと、前記ドメイン間に設けられ前記ドメイン間のデータの受け渡しを行う非同期ブリッジ部とを備え、負荷に応じて少なくとも前記各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路であって、
前記複数の電源と前記複数のドメインを接続する電源パスを制御する電源切り換え手段と、
2つの前記ドメイン間のデータの受け渡しを行うデータパスを制御するデータパス切り換え手段と、
前記電源切り換え手段及び前記データパス切り換え手段を制御する切り換え制御手段と、
少なくとも1つの電源から出力される電源電圧を目標電圧に変更する変更手段を備え、
前記2つのドメインで用いる電源電圧が同じ場合、前記切り換え制御手段は、前記電源切り換え手段を制御して前記電源パスを切り換えることで前記複数の電源の1つの電源からの電源電圧を前記2つのドメインに対して供給し、且つ、前記データパス切り換え手段を制御して前記データパスを切り換えることで前記2つのドメイン間のデータの受け渡しを前記非同期ブリッジ部をバイパスして行い、
前記2つのドメインで用いる電源電圧が互いに異なる場合、前記切り換え制御手段は、前記電源切り換え手段を制御して前記電源パスを切り換えることで前記複数の電源の2つの電源からの前記互いに異なる電源電圧を前記2つのドメインに対して供給し、且つ、前記データパス切り換え手段を制御して前記データパスを切り換えることで前記2つのドメイン間のデータの受け渡しを前記非同期ブリッジ部を介して行い、
前記2つのドメインで用いる電源電圧を互いに異なる電圧から同じ電圧にする場合は、前記切り換え制御手段は、前記変更手段による電源電圧の変更が終了してから前記電源切り換え手段を制御して前記電源パスを切り換え、且つ、前記データパス切り換え手段を制御して前記データパスを切り換え、
前記2つのドメインで用いる電源電圧を同じ電圧から互いに異なる電圧にする場合は、前記切り換え制御手段は、前記電源切り換え手段を制御して前記電源パスを切り換え、且つ、前記データパス切り換え手段を制御して前記データパスを切り換えてから前記変更手段による電源電圧の変更を行い、
前記少なくとも1つの電源は、前記少なくとも1つの電源から出力される電源電圧の前記目標電圧への調整が完了したことを示す完了通知を行い、
前記切り換え制御手段は、前記完了通知を待ってから前記電源パス切り換え手段及び前記データパス切り換え手段の制御を行うことを特徴とする半導体集積回路。 - 複数の電源からの電源電圧を用いる複数のドメインと、前記ドメイン間に設けられ前記ドメイン間のデータの受け渡しを行う非同期ブリッジ部とを備え、負荷に応じて少なくとも前記各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路であって、
前記複数の電源と前記複数のドメインを接続する電源パスを制御する電源切り換え手段と、
2つの前記ドメイン間のデータの受け渡しを行うデータパスを制御するデータパス切り換え手段と、
前記電源切り換え手段及び前記データパス切り換え手段を制御する切り換え制御手段と、
少なくとも1つの電源から出力される電源電圧を目標電圧に変更する変更手段を備え、
前記2つのドメインで用いる電源電圧が同じ場合、前記切り換え制御手段は、前記電源切り換え手段を制御して前記電源パスを切り換えることで前記複数の電源の1つの電源からの電源電圧を前記2つのドメインに対して供給し、且つ、前記データパス切り換え手段を制御して前記データパスを切り換えることで前記2つのドメイン間のデータの受け渡しを前記非同期ブリッジ部をバイパスして行い、
前記2つのドメインで用いる電源電圧が互いに異なる場合、前記切り換え制御手段は、前記電源切り換え手段を制御して前記電源パスを切り換えることで前記複数の電源の2つの電源からの前記互いに異なる電源電圧を前記2つのドメインに対して供給し、且つ、前記データパス切り換え手段を制御して前記データパスを切り換えることで前記2つのドメイン間のデータの受け渡しを前記非同期ブリッジ部を介して行い、
前記2つのドメインで用いる電源電圧を互いに異なる電圧から同じ電圧にする場合は、前記切り換え制御手段は、前記変更手段による電源電圧の変更が終了してから前記電源切り換え手段を制御して前記電源パスを切り換え、且つ、前記データパス切り換え手段を制御して前記データパスを切り換え、
前記2つのドメインで用いる電源電圧を同じ電圧から互いに異なる電圧にする場合は、前記切り換え制御手段は、前記電源切り換え手段を制御して前記電源パスを切り換え、且つ、前記データパス切り換え手段を制御して前記データパスを切り換えてから前記変更手段による電源電圧の変更を行い、
前記変更手段は、前記少なくとも1つの電源が出力する電源電圧が安定するまでの電源安定化待ち時間をカウントし、前記電源安定化待ち時間のカウントが終了したことを示す電源安定化待ちの完了通知を行い、
前記切り換え制御手段は、前記電源安定化待ちの完了通知を待ってから前記電源パス切り換え手段及び前記データパス切り換え手段の制御を行うことを特徴とする半導体集積回路。 - 前記切り換え制御手段による前記電源パス切り換え手段及び前記データパス切り換え手段の制御は、前記少なくとも2つのドメインで用いる電源電圧を同電位にして前記少なくとも2つのドメイン間で高速なデータ転送を行う場合に行われることを特徴とする、請求項4又は5記載の半導体集積回路。
- 前記データパス切り換え手段は、前記少なくとも2つのドメインのうち第1のドメインの出力を直接或いは前記非同期ブリッジ部を介して第2のドメインに入力する第1のセレクタ部と、前記第2のドメインの出力を直接或いは前記非同期ブリッジ部を介して前記第1のドメインに入力する第2のセレクタ部とを有することを特徴とする請求項4〜6のいずれか1項記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041021A JP5315617B2 (ja) | 2007-02-21 | 2007-02-21 | 多電源制御方法及び半導体集積回路 |
US12/035,120 US7917778B2 (en) | 2007-02-21 | 2008-02-21 | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041021A JP5315617B2 (ja) | 2007-02-21 | 2007-02-21 | 多電源制御方法及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008204271A JP2008204271A (ja) | 2008-09-04 |
JP5315617B2 true JP5315617B2 (ja) | 2013-10-16 |
Family
ID=39707671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007041021A Expired - Fee Related JP5315617B2 (ja) | 2007-02-21 | 2007-02-21 | 多電源制御方法及び半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7917778B2 (ja) |
JP (1) | JP5315617B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101197591B1 (ko) | 2008-12-22 | 2012-11-08 | 한국전자통신연구원 | 저전력 프로세서 |
JP5499693B2 (ja) | 2009-12-24 | 2014-05-21 | 富士通セミコンダクター株式会社 | 半導体集積回路、半導体集積回路の制御方法及びその制御プログラム |
EP2592754B1 (en) * | 2011-11-09 | 2015-08-12 | ST-Ericsson SA | Multiple supply DVFS |
US8984313B2 (en) | 2012-08-31 | 2015-03-17 | Intel Corporation | Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator |
US20170023997A1 (en) * | 2015-07-20 | 2017-01-26 | Mediatek Inc. | Dynamic switching of voltage regulators in a multiprocessor system |
TWI602051B (zh) * | 2016-12-15 | 2017-10-11 | 宏碁股份有限公司 | 電源供應系統及電源供應方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH098632A (ja) * | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積回路 |
US5712986A (en) | 1995-12-19 | 1998-01-27 | Ncr Corporation | Asynchronous PCI-to-PCI Bridge |
WO2005008777A1 (ja) * | 2003-07-22 | 2005-01-27 | Nec Corporation | 多電源半導体装置 |
US7073078B2 (en) * | 2003-12-12 | 2006-07-04 | Hewlett-Packard Development Company, L.P. | Power control unit that provides one of a plurality of voltages on a common power rail |
JP2006318380A (ja) * | 2005-05-16 | 2006-11-24 | Handotai Rikougaku Kenkyu Center:Kk | 回路システム |
KR101229508B1 (ko) * | 2006-02-28 | 2013-02-05 | 삼성전자주식회사 | 복수의 파워도메인을 포함하는 반도체 집적 회로 |
-
2007
- 2007-02-21 JP JP2007041021A patent/JP5315617B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-21 US US12/035,120 patent/US7917778B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008204271A (ja) | 2008-09-04 |
US7917778B2 (en) | 2011-03-29 |
US20080201584A1 (en) | 2008-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5315617B2 (ja) | 多電源制御方法及び半導体集積回路 | |
US8174288B2 (en) | Voltage conversion and integrated circuits with stacked voltage domains | |
JPWO2005008777A1 (ja) | 多電源半導体装置 | |
US9720472B2 (en) | Power supply device and micro server having the same | |
US20170025953A1 (en) | Master-slave digital voltage regulators | |
JP5499693B2 (ja) | 半導体集積回路、半導体集積回路の制御方法及びその制御プログラム | |
US8941428B2 (en) | Low power latching circuits | |
JP5704600B2 (ja) | 半導体集積回路 | |
JP2008227397A (ja) | 半導体集積回路 | |
US6509725B1 (en) | Self-regulating voltage divider for series-stacked voltage rails | |
JP3870942B2 (ja) | データ伝送システム及びデータ伝送装置 | |
TW201933776A (zh) | 介面電路及介面裝置 | |
JP4956713B2 (ja) | 互いに同期しない回路モジュールを備える回路 | |
JP2005100269A (ja) | 半導体集積回路 | |
US9621163B2 (en) | Current steering level shifter | |
US7550956B2 (en) | Apparatus, system, and method for dynamic loss compensation for voltage converters | |
JP6950187B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
JP2002057728A (ja) | 信号伝達装置 | |
JP2006287163A (ja) | 半導体集積回路 | |
WO2009069094A1 (en) | Method and device for routing data between components | |
JP2009152865A (ja) | 終端回路 | |
JP4304124B2 (ja) | 半導体装置 | |
JP2008084882A (ja) | 半導体集積回路 | |
JPWO2010106595A1 (ja) | 電源システム及び電源供給方法 | |
JP2009070980A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |