JPWO2005008777A1 - 多電源半導体装置 - Google Patents
多電源半導体装置 Download PDFInfo
- Publication number
- JPWO2005008777A1 JPWO2005008777A1 JP2005511838A JP2005511838A JPWO2005008777A1 JP WO2005008777 A1 JPWO2005008777 A1 JP WO2005008777A1 JP 2005511838 A JP2005511838 A JP 2005511838A JP 2005511838 A JP2005511838 A JP 2005511838A JP WO2005008777 A1 JPWO2005008777 A1 JP WO2005008777A1
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- clock
- voltage
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
- H03K2005/00032—Dc control of switching transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
- H03K2005/00045—Dc voltage control of a capacitor or of the coupling of a capacitor as a load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/0013—Avoiding variations of delay due to power supply
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
クロック生成回路から前記複数のブロックにそれぞれ供給されるクロック信号の一部または全てに、電源電圧に基づいて遅延量が変化する可変遅延回路が設けられていることを特徴とする。
前記電源電圧の電圧レベルを検出し、検出した該電圧レベルを電圧レベル検出信号として出力する電圧レベル検出回路と、
クロック生成回路から前記複数のブロックにそれぞれ供給されるクロック信号の一部または全てに、前記電圧レベル検出信号に基づいて遅延量を変化させる可変遅延回路とが設けられていることを特徴とする。
クロック生成回路から前記複数のブロックにそれぞれ供給されるクロック信号の一部または全てに、前記各ブロック内のクロック信号の位相の同期をとるための位相同期回路が設けられていることを特徴とする。
前記電圧変化検出回路が電圧変化中であると判定している期間は、前記クロック生成回路により生成されたクロック信号が前記各ブロック回路に供給されないように遮断する遮断手段とをさらに有するようにしてもよい。
前記電源制御信号に基づいて前記電源電圧の制御を行う電源制御回路とをさらに有するようにしてもよい。
現在の動作モードを示す動作モード信号に基づいて前記電源電圧の制御を行う電源制御回路と、
クロック生成回路から前記複数のブロックにそれぞれ供給されるクロック信号の一部または全てに、前記動作モード信号に基づいて遅延量を変化させる可変遅延回路が設けられていることを特徴とする。
前記クロック制御信号が前記所定の値である間、前記クロック生成回路により生成されたクロック信号が前記各ブロック回路に供給されないように遮断する遮断手段とをさらに有するようにしてもよい。
図6は本発明の第1の実施形態の多電源半導体装置の構成を示すブロック図である。図6において、図1中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。
次に、本発明の第2の実施形態の多電源半導体装置について説明する。図12は本発明の第2の実施形態の多電源半導体装置の構成を示すブロック図である。図12において、図6中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。
次に、本発明の第3の実施形態の多電源半導体装置について説明する。上記第1および第2の実施形態では、可変遅延回路20を設けることにより可変電源101の電圧変化時のクロックスキューを低減してブロック動作の安定化を図っていた。しかし、可変電源101の電圧変化中に、可変遅延回路20、クロック回路41、42の遅延量の変化がずれてしまうと誤動作が発生する可能性もある。本実施形態の多電源半導体装置は、電源電圧変化中にはクロック生成回路10から供給されるクロック信号を停止するようにして、ブロック動作の安定化を図るようにしたものである。
次に、本発明の第4の実施形態の多電源半導体装置について説明する。上記第1の実施形態等では、可変電源101を可変遅延回路20に入力することにより、可変遅延回路20の遅延量をアナログ的に制御するものであったが、本発明の第4の実施形態の多電源半導体装置では、可変電源101の電圧レベルを検出する電圧レベル検出回路96を設けて、可変遅延回路をディジタル的に制御するようにしたものである。
次に、本発明の第5の実施形態の多電源半導体装置について説明する。
次に、本発明の第6の実施形態の多電源半導体装置について説明する。
(1)down信号
a)クリティカルパスの遅延+α1+α2<周期T
電圧値を減少する旨の指示を行う“1”
b)クリティカルパスの遅延+α1+α2≧周期T
電圧値の変更を行わない旨の指示を行う“0”
(2)up信号
a)クリティカルパスの遅延+α1>周期T
電圧値を増加させる旨の指示を行う“1”
b)クリティカルパスの遅延+α1≦周期T
電圧値の変更を行わない旨の指示を行う“0”
ここで、α1は遅延マージンであり、α2はあそびである。よって、電圧下限検出回路110は、クリティカルパスの遅延+α1<周期T<クリティカルパスの遅延+α1+α2となるように、up信号とdown信号とからなる電源制御信号140を電源制御回路111に出力する。
次に、本発明の第7の実施形態の多電源半導体装置について説明する。上記第1から第6の実施形態では、可変遅延回路を用いてクロックスキューの抑制を図るようにしていたが、本発明の第7の実施形態の多電源半導体装置では、可変遅延回路の代わりに、ブロック31、32内のクロック信号の位相の同期をとるための位相同期回路を設けてブロック間のクロックスキューを抑制するようにしている。
次に、本発明の第8の実施形態の多電源半導体装置について説明する。本実施形態の多電源半導体装置は、図27に示した第7の実施形態の多電源半導体装置に対して、電圧変化検出回路90を設けて電源電圧の変化期間中のクロック出力を停止するようにしたものである。
次に、本発明の第9の実施形態の多電源半導体装置について説明する。上記第1から第8の実施形態の多電源半導体装置では、クロック生成回路は一定の周波数のクロック信号を生成するものであった。本発明の第9の実施形態の多電源半導体装置では、現在の動作モードを示す動作モード信号が入力されていて、クロック生成回路はこの動作モード信号に基づいてクロック信号の周波数を変化させ、また可変電源の電圧値も動作モードに応じて変化する。
次に、本発明の第10の実施形態の多電源半導体装置について説明する。上記で説明した第1から第9の実施形態の多電源半導体装置では、ブロック31、32とも可変電源101が供給されている場合であったが、本発明の第10の実施形態では、図39に示すように、ブロック31には電圧値の変化しない電源102が入力され、ブロック32には可変電源101が入力されている場合を用いて説明する。
次に、本発明の第11の実施形態の多電源半導体装置について説明する。上記第10の実施形態では、ブロック31に変化しない電源102が入力され、ブロック32に可変電源101が入力されていない場合に、可変遅延回路を用いてクロックスキューの抑制を行うようにしたものであった。本実施形態では、このような構成の場合に、図27に示した位相同期回路131、132を用いて位相の調整を行いブロック31、32間のクロックスキューの低減を図るようにしたものである。
(第12の実施形態)
次に、本発明の第12の実施形態の多電源半導体装置について説明する。本実施形態の多電源半導体装置は、可変電源101が供給されるブロックが2つ以上の場合である。本実施形態の多電源半導体装置は、図48に示すように、ブロック31、32に可変電源入力101が接続され、クロック生成回路10とブロック31との間に可変遅延回路27が設けられ、クロック生成回路10とブロック32との間に可変遅延回路28が設けられている。また、可変電源入力101が供給されるブロック31、32とそれ以外の回路との境界にレベルシフタ71、75が設けられている。
次に、本発明の第13の実施形態の多電源半導体装置について説明する。本実施形態の多電源半導体装置は、可変電源101が供給されるブロックが2つ以上で、これらのブロックと、変化しない電源102が供給されるブロックとが信号接続されている場合である。本実施形態の多電源半導体装置は、図49に示すように、ブロック31、32に可変電源101が接続され、ブロック33に電源102が接続されている。そして、クロック生成回路10とブロック31、32、33との間に、それぞれ可変遅延回路27、28、29が設けられている。また、可変電源101が供給されているブロック31、32とブロック33等のそれ以外の回路との境界にレベルシフタ71、75、76が設けられている。
次に、本発明の第14の実施形態の多電源半導体装置について説明する。上記第1から第13の実施形態では、多電源半導体装置が複数のブロックにより構成されている場合に、ブロック間のクロックスキューを低減するものであったが、本実施形態の多電源半導体装置は、他の半導体装置との間におけるクロックスキューを低減するものである。
Claims (9)
- 複数のブロックにより構成され、一部または全てのブロックが独立したクロック回路を有し、複数の電源電圧で動作する多電源半導体装置において、
クロック生成回路から前記複数のブロックにそれぞれ供給されるクロック信号の一部または全てに、電源電圧に基づいて遅延量が変化する可変遅延回路が設けられていることを特徴とする多電源半導体装置。 - 前記可変遅延回路は、電源電圧の低下に伴い遅延量が増加する請求項1記載の多電源半導体装置。
- 複数のブロックにより構成され、一部または全てのブロックが独立したクロック回路を有し、複数の電源電圧で動作する多電源半導体装置において、
前記電源電圧の電圧レベルを検出し、検出した該電圧レベルを電圧レベル検出信号として出力する電圧レベル検出回路と、
クロック生成回路から前記複数のブロックにそれぞれ供給されるクロック信号の一部または全てに、前記電圧レベル検出信号に基づいて遅延量を変化させる可変遅延回路とが設けられていることを特徴とする多電源半導体装置。 - 複数のブロックにより構成され、一部または全てのブロックが独立したクロック回路を有し、複数の電源電圧で動作する多電源半導体装置において、
クロック生成回路から前記複数のブロックにそれぞれ供給されるクロック信号の一部または全てに、前記各ブロック内のクロック信号の位相の同期をとるための位相同期回路が設けられていることを特徴とする多電源半導体装置。 - 前記位相同期回路の一部または全てに、電源電圧が異なるブロック間で信号レベルの調整を行うレベルシフタの遅延変動を補償するため前記電源電圧に基づいて遅延量が変化する可変遅延回路が設けられている請求項4記載の多電源半導体装置。
- 前記電源電圧の変化を検出する電圧変化検出回路と、
前記電圧変化検出回路が電圧変化中であると判定している期間は、前記クロック生成回路により生成されたクロック信号が前記各ブロック回路に供給されないように遮断する遮断手段とをさらに有する請求項1から5のいずれか1項記載の多電源半導体装置。 - 所定のクロック周波数において正常に動作可能な範囲において、前記電源電圧を最も低くするような制御を行う電源制御信号を生成して出力する電圧下限検出回路と、
前記電源制御信号に基づいて前記電源電圧の制御を行う電源制御回路とをさらに有する請求項1から5のいずれか1項記載の多電源半導体装置。 - 複数のブロックにより構成され、一部または全てのブロックが独立したクロック回路を有し、複数の電源電圧で動作する多電源半導体装置において、
現在の動作モードを示す動作モード信号に基づいて前記電源電圧の制御を行う電源制御回路と、
クロック生成回路から前記複数のブロックにそれぞれ供給されるクロック信号の一部または全てに、前記動作モード信号に基づいて遅延量を変化させる可変遅延回路が設けられていることを特徴とする多電源半導体装置。 - 前記動作モード信号により示される動作モードが変化したことを検出すると、内部に有するタイマにより設定される一定期間だけクロック制御信号を所定の値とするモード変化検出回路と、
前記クロック制御信号が前記所定の値である間、前記クロック生成回路により生成されたクロック信号が前記各ブロック回路に供給されないように遮断する遮断手段とをさらに有する請求項8記載の多電源半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003277563 | 2003-07-22 | ||
JP2003277563 | 2003-07-22 | ||
PCT/JP2004/010096 WO2005008777A1 (ja) | 2003-07-22 | 2004-07-15 | 多電源半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2005008777A1 true JPWO2005008777A1 (ja) | 2007-09-20 |
Family
ID=34074645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005511838A Pending JPWO2005008777A1 (ja) | 2003-07-22 | 2004-07-15 | 多電源半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8125261B2 (ja) |
JP (1) | JPWO2005008777A1 (ja) |
CN (1) | CN1826691B (ja) |
WO (1) | WO2005008777A1 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6927605B2 (en) * | 2003-11-07 | 2005-08-09 | Hewlett-Packard Development Company, L.P. | System and method for dynamically varying a clock signal |
JP4366319B2 (ja) | 2005-01-31 | 2009-11-18 | パナソニック株式会社 | 半導体集積回路及びそのテスト方法 |
JP2006253945A (ja) * | 2005-03-09 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2006287163A (ja) * | 2005-04-05 | 2006-10-19 | Renesas Technology Corp | 半導体集積回路 |
JP4622723B2 (ja) * | 2005-07-26 | 2011-02-02 | 富士ゼロックス株式会社 | クロック信号供給装置、印刷装置及びクロック信号供給プログラム |
WO2007043644A1 (ja) * | 2005-10-13 | 2007-04-19 | Nec Corporation | 半導体ディジタル回路、fifoバッファ回路及びデータ受け渡し方法 |
JP2007213412A (ja) * | 2006-02-10 | 2007-08-23 | Sony Computer Entertainment Inc | マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置 |
JP2007233718A (ja) * | 2006-03-01 | 2007-09-13 | Canon Inc | 制御装置及び半導体集積回路 |
KR100773332B1 (ko) * | 2006-04-11 | 2007-11-05 | 한국전자통신연구원 | 변조 장치, 복조 장치 및 무선 모뎀 |
JP5315617B2 (ja) * | 2007-02-21 | 2013-10-16 | 富士通セミコンダクター株式会社 | 多電源制御方法及び半導体集積回路 |
JP5417688B2 (ja) * | 2007-03-15 | 2014-02-19 | 富士通株式会社 | 半導体集積回路 |
WO2008114416A1 (ja) * | 2007-03-20 | 2008-09-25 | Fujitsu Limited | 電源電圧調整装置、記録媒体および電源電圧調整方法 |
US7737740B2 (en) | 2007-04-26 | 2010-06-15 | Freescale Semiconductor, Inc. | Integrated circuit with a programmable delay and a method thereof |
US9134782B2 (en) | 2007-05-07 | 2015-09-15 | Nvidia Corporation | Maintaining optimum voltage supply to match performance of an integrated circuit |
JP2009048264A (ja) * | 2007-08-14 | 2009-03-05 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
US7733150B2 (en) * | 2008-08-15 | 2010-06-08 | Sony Computer Entertainment Inc. | Method and apparatus for adaptive clock phase control for LSI power reduction |
JP5487627B2 (ja) * | 2009-01-27 | 2014-05-07 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
JP5131370B2 (ja) * | 2011-08-16 | 2013-01-30 | 富士通株式会社 | 電源電圧調整装置および電源電圧調整方法 |
US8587357B2 (en) * | 2011-08-25 | 2013-11-19 | International Business Machines Corporation | AC supply noise reduction in a 3D stack with voltage sensing and clock shifting |
EP3062188B1 (en) * | 2011-12-14 | 2019-01-30 | Intel Corporation | Multi-supply sequential logic unit |
JP5805052B2 (ja) * | 2012-11-13 | 2015-11-04 | 京セラドキュメントソリューションズ株式会社 | クロック回路 |
US9939883B2 (en) | 2012-12-27 | 2018-04-10 | Nvidia Corporation | Supply-voltage control for device power management |
US9766649B2 (en) * | 2013-07-22 | 2017-09-19 | Nvidia Corporation | Closed loop dynamic voltage and frequency scaling |
US9602083B2 (en) | 2013-07-03 | 2017-03-21 | Nvidia Corporation | Clock generation circuit that tracks critical path across process, voltage and temperature variation |
US10103719B2 (en) | 2013-07-22 | 2018-10-16 | Nvidia Corporation | Integrated voltage regulator with in-built process, temperature and aging compensation |
US10466763B2 (en) * | 2013-12-02 | 2019-11-05 | Nvidia Corporation | Dynamic voltage-frequency scaling to limit power transients |
CN104320125B (zh) * | 2014-10-17 | 2017-12-01 | 启芯瑞华科技(武汉)有限公司 | 低功耗同步时序数字电路芯片及该芯片时钟信号生成方法 |
KR20170050054A (ko) * | 2015-10-29 | 2017-05-11 | 삼성전자주식회사 | 두께가 다른 게이트 절연막들을 갖는 지연 회로를 포함하는 메모리 장치 |
US9800132B2 (en) | 2015-12-29 | 2017-10-24 | General Electric Company | Systems and methods for controlling a plurality of power semiconductor devices |
US10175734B1 (en) * | 2016-06-17 | 2019-01-08 | Altera Corporation | Techniques for adjusting latency of a clock signal to affect supply voltage |
JP2020004119A (ja) * | 2018-06-28 | 2020-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いた制御システム |
JP7239373B2 (ja) * | 2019-03-28 | 2023-03-14 | ラピスセミコンダクタ株式会社 | 高電圧クロック生成回路 |
KR102565658B1 (ko) * | 2019-06-20 | 2023-08-09 | 엘지디스플레이 주식회사 | 터치표시장치, 터치구동회로 및 구동방법 |
US11204635B2 (en) * | 2019-09-23 | 2021-12-21 | International Business Machines Corporation | Droop detection using power supply sensitive delay |
US11281249B2 (en) | 2019-09-23 | 2022-03-22 | International Business Machines Corporation | Voltage sensitive current circuit |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6030262A (ja) * | 1983-07-29 | 1985-02-15 | Canon Inc | 画像処理装置 |
JP2653667B2 (ja) | 1988-04-20 | 1997-09-17 | 株式会社クラレ | 接着用前処理剤 |
JP3718251B2 (ja) | 1994-02-28 | 2005-11-24 | 株式会社ルネサステクノロジ | データ処理装置 |
JPH09148914A (ja) | 1995-11-21 | 1997-06-06 | Sony Corp | レベル変換回路 |
KR19980702516A (ko) * | 1995-12-28 | 1998-07-15 | 오오우라 히로시 | 지연오차보정회로를 구비한 반도체집적회로장치 |
JPH09200026A (ja) | 1996-01-22 | 1997-07-31 | Oki Electric Ind Co Ltd | Lsi論理回路 |
JP3986103B2 (ja) * | 1996-08-30 | 2007-10-03 | 富士通株式会社 | 半導体集積回路 |
JPH1165699A (ja) | 1997-06-13 | 1999-03-09 | Toshiba Microelectron Corp | 半導体集積回路装置 |
JPH1139868A (ja) * | 1997-07-18 | 1999-02-12 | Matsushita Electric Ind Co Ltd | 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法 |
JPH1141090A (ja) | 1997-07-23 | 1999-02-12 | Matsushita Electric Ind Co Ltd | 信号レベル変換機能付き半導体装置 |
JP3085258B2 (ja) * | 1997-09-10 | 2000-09-04 | 日本電気株式会社 | クロック信号分配回路 |
JPH1197949A (ja) | 1997-09-19 | 1999-04-09 | Nippon Steel Corp | 可変電流源およびこれを用いた電源電圧補償型積分遅延回路 |
US6834036B1 (en) * | 1998-10-28 | 2004-12-21 | Matsushita Electric Industrial Co., Ltd. | Optical head for a plurality of types of information recording media |
US6650612B1 (en) * | 1999-03-31 | 2003-11-18 | Matsushita Electric Industrial Co., Ltd. | Optical head and recording reproduction method |
JP2000347764A (ja) | 1999-06-08 | 2000-12-15 | Hitachi Ltd | Pllを用いた回路ブロック接続方法および半導体集積回路接続方法 |
US6262616B1 (en) * | 1999-10-08 | 2001-07-17 | Cirrus Logic, Inc. | Open loop supply independent digital/logic delay circuit |
JP4342654B2 (ja) * | 1999-10-12 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 遅延回路および半導体集積回路 |
JP2002100967A (ja) * | 2000-03-17 | 2002-04-05 | Sony Corp | 電源電圧制御装置、半導体装置およびその駆動方法 |
US6873590B2 (en) * | 2001-03-09 | 2005-03-29 | Pentax Corporation | Objective lens for optical pick-up |
JP4610118B2 (ja) * | 2001-03-30 | 2011-01-12 | Hoya株式会社 | 光ヘッド用対物レンズ |
JP3908493B2 (ja) * | 2001-08-30 | 2007-04-25 | 株式会社東芝 | 電子回路及び半導体記憶装置 |
US6762957B2 (en) * | 2001-12-20 | 2004-07-13 | Intel Corporation | Low clock swing latch for dual-supply voltage design |
US7181638B2 (en) * | 2002-07-12 | 2007-02-20 | Freescale Semiconductor, Inc. | Method and apparatus for skewing data with respect to command on a DDR interface |
US7403053B2 (en) * | 2002-12-19 | 2008-07-22 | Intel Corporation | Power supply dependent delay compensation |
US6952390B2 (en) * | 2003-06-30 | 2005-10-04 | Konica Minolta Opto, Inc. | Optical pickup apparatus, condensing optical system, and optical element |
US7414485B1 (en) * | 2005-12-30 | 2008-08-19 | Transmeta Corporation | Circuits, systems and methods relating to dynamic ring oscillators |
WO2008012915A1 (fr) * | 2006-07-28 | 2008-01-31 | Fujitsu Limited | Appareil de détermination de phase et appareil de synchronisation de phase |
US7800350B2 (en) * | 2007-05-11 | 2010-09-21 | Freescale Semiconductor, Inc. | Apparatus for optimizing diode conduction time during a deadtime interval |
-
2004
- 2004-07-15 CN CN2004800209473A patent/CN1826691B/zh not_active Expired - Fee Related
- 2004-07-15 JP JP2005511838A patent/JPWO2005008777A1/ja active Pending
- 2004-07-15 WO PCT/JP2004/010096 patent/WO2005008777A1/ja active Application Filing
- 2004-07-15 US US10/565,190 patent/US8125261B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8125261B2 (en) | 2012-02-28 |
CN1826691B (zh) | 2012-03-28 |
WO2005008777A1 (ja) | 2005-01-27 |
US20060232316A1 (en) | 2006-10-19 |
CN1826691A (zh) | 2006-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2005008777A1 (ja) | 多電源半導体装置 | |
US6995591B2 (en) | Register controlled delay locked loop with low power consumption | |
US7839191B2 (en) | DLL circuit | |
US7868675B2 (en) | Semiconductor device and operating method thereof | |
US8018257B2 (en) | Clock divider and clock dividing method for a DLL circuit | |
EP1649349B1 (en) | Delay matching for clock distribution in a logic circuit | |
US20060125521A1 (en) | Level shifter and level shifting method | |
JP2008135835A (ja) | Pll回路 | |
US9608523B1 (en) | Regulator, serializer, deserializer, serializer/deserializer circuit, and method of controlling the same | |
US7106114B2 (en) | Delay time adjusting method of delaying a phase of an output signal until a phase difference between an input signal and the output signal becomes an integral number of periods other than zero | |
US20030052719A1 (en) | Digital delay line and delay locked loop using the digital delay line | |
US6987407B2 (en) | Delay locked loops having delay time compensation and methods for compensating for delay time of the delay locked loops | |
US6801062B2 (en) | Output circuit | |
US7088172B1 (en) | Configurable voltage bias circuit for controlling buffer delays | |
KR20110134197A (ko) | 전압제어지연라인, 상기 전압제어지연라인을 구비하는 지연고정루프회로 및 다중위상클럭생성기 | |
US7092313B2 (en) | Semiconductor integrated circuit | |
KR100853862B1 (ko) | 지연 고정 루프 기반의 주파수 체배기 | |
KR100679862B1 (ko) | 지연고정루프를 이용한 주파수 체배기 | |
US20220082615A1 (en) | Adaptive body biasing or voltage regulation using slack sensors | |
JP2007124661A (ja) | クロック発生回路 | |
JP2006287163A (ja) | 半導体集積回路 | |
US20080315933A1 (en) | Pulse synthesis circuit | |
JP2006033061A (ja) | 遅延回路、半導体集積回路、位相調整回路、dll回路およびpll回路 | |
US20040225976A1 (en) | Glitch free programmable delay line for edge sensitive design | |
JP5487627B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091001 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091015 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091225 |