JP2009048264A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2009048264A JP2009048264A JP2007211467A JP2007211467A JP2009048264A JP 2009048264 A JP2009048264 A JP 2009048264A JP 2007211467 A JP2007211467 A JP 2007211467A JP 2007211467 A JP2007211467 A JP 2007211467A JP 2009048264 A JP2009048264 A JP 2009048264A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- instruction
- critical path
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000012545 processing Methods 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 5
- 230000002596 correlated effect Effects 0.000 claims 1
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000000630 rising effect Effects 0.000 description 11
- 239000000872 buffer Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microcomputers (AREA)
Abstract
【解決手段】命令先読み回路120は、マスタ104から命令が実行されていることを示すop_fetch信号、マスタ104が発行した命令のデータ受信を示し、次の命令を実行できることを示すready信号、クロックマスク回路130から供給されるクロックclk1信号及びメモリ108からのリードデータrdata1が入力され、クリティカルパス420を通る命令が予め予測されており、将来実行されることを示すcri_flag信号が出力される。なお、前提条件は、クリティカルパス420を通る際、第2のAND回路522に接続されるrdata1の値は、命令コードが乗算命令”011”のときである。
【選択図】図5
Description
以下に、本願発明の第1の実施の形態を説明する。
マスタ104は、実行すべきプログラムを実行するために命令フェッチ(プロセッサが処理する命令コードをメモリから取り出し、レジスタに転送すること)を行う。また、マスタ104は、命令フェッチが実行されていることを示すop_fetch信号をスレーブ106に出力する。そして、マスタ104が発行した命令及び次の命令を実行できることを示すready信号を受信する。詳細には、この命令フェッチアクセスは、スレーブ106を介してメモリ108に格納されているプログラムをリードする(読み込む)。
マスタ104から命令フェッチが実行されたため、スレーブ106はメモリに対してリードアクセス(所望のデータを読み込むためのアクセス)を行う。
メモリ108は、スレーブ106からのリードアクセスに対応したアドレスに格納されているデータであるリードデータrdata1を出力し、スレーブ106はリードデータrdata1を受信する。
スレーブ106は、メモリ108からリードデータrdata1を受信すると、マスタ104にリードデータrdata2を送信する。
クロックclk1信号は、クロックマスク回路130から供給され、命令先読み回路120を動作させるクロック(クロック信号)である。
cri_flag信号は、命令先読み回路120から出力され、クリティカルパス420を通る命令が予め予測(特定)されており、将来実行されることを示す信号である。なお、クリティカルパス420を通る命令は予め予測(特定)されているが、それは、コンピュータ等を用いてシミュレーションして得られた結果でもあり、他にもクリティカルパス420を通る命令が特定できる手段があればどのような手段を用いてもよい。
マスタ104は、スレーブ106を介してメモリ108から受け取ったリードデータrdata2に基づいてプログラムを実行する。詳細には、マスタ104がスレーブ106へ送信した命令フェッチ、op_fetch信号、及びready信号を基にして受信したリードデータrdata2には、マスタ104が実行すべき命令を判別できるように命令コード(図2の命令オペコード)が格納されている。そして、そのリードデータrdata2に格納されている命令コード、及びスレーブ106から送信されてくるready信号に基づき、プログラムを実行する。
時刻T3において、メモリ108からリードデータrdata1が出力され、スレーブ106がリードデータrdata1を受信する。このときの命令は、クリティカルパス420における乗算命令”011”である。
(本願発明の第2の実施の形態)
以下に、本願発明の第2の実施の形態を説明する。
120 命令先読み回路(命令先読み実行手段)
130 クロックマスク回路(処理形態変更手段)
420 クリティカルパス
930 電源電圧発生回路(処理形態変更手段)
Claims (5)
- 半導体集積回路が動作する際、各回路間で処理の同期を取るための基準となるタイミングである動作周波数を生成する動作周波数生成手段と、
半導体集積回路内部で所定の素子間にデータ信号が伝搬する際、最も時間のかかる経路であるクリティカルパスを抽出する抽出手段と、
前記抽出手段により、抽出された前記クリティカルパスに関する命令を先読みする命令先読み実行手段と、
前記クリティカルパスの経路を通る際、前記命令先読み実行手段を用いて、前記動作周波数の所定周期以内に前記データ信号の送信を実現するよう処理形態を変更する処理形態変更手段と、
を有する半導体集積回路装置。 - 前記処理形態変更手段は、前記クリティカルパスの経路を通る際、前記命令先読み実行手段を用いて、前記動作周波数を調整し、前記動作周波数の前記所定周期以内に前記データ信号の送信完了を実現することを特徴とする請求項1に記載の半導体集積回路装置。
- 前記処理形態変更手段は、前記クリティカルパスの経路を通る際、前記命令先読み実行手段を用いて、信号伝搬の立ち上がり時間に相関する信号強度レベルを調整し、前記動作周波数の前記所定周期以内に前記データ信号の送信完了を実現することを特徴とする請求項1に記載の半導体集積回路装置。
- 前記信号強度レベルは、電圧の増減であることを特徴とする請求項3に記載の半導体集積回路装置。
- 前記所定周期は、1周期であることを特徴とする請求項1から請求項4のいずれか1項記載の半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007211467A JP2009048264A (ja) | 2007-08-14 | 2007-08-14 | 半導体集積回路装置 |
US12/132,155 US20090049277A1 (en) | 2007-08-14 | 2008-06-03 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007211467A JP2009048264A (ja) | 2007-08-14 | 2007-08-14 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009048264A true JP2009048264A (ja) | 2009-03-05 |
Family
ID=40363906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007211467A Pending JP2009048264A (ja) | 2007-08-14 | 2007-08-14 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090049277A1 (ja) |
JP (1) | JP2009048264A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010231542A (ja) * | 2009-03-27 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体集積回路装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8959380B2 (en) | 2012-05-09 | 2015-02-17 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Dynamically optimizing bus frequency of an inter-integrated circuit (‘I2C’) bus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52109841A (en) * | 1976-03-12 | 1977-09-14 | Hitachi Ltd | Clock control system |
JPH03250328A (ja) * | 1990-02-28 | 1991-11-08 | Nec Corp | 情報処理装置 |
JPH0474207A (ja) * | 1990-07-16 | 1992-03-09 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
JPH08161286A (ja) * | 1994-12-07 | 1996-06-21 | Matsushita Electric Ind Co Ltd | マイクロプロセッサシステム |
WO2005008777A1 (ja) * | 2003-07-22 | 2005-01-27 | Nec Corporation | 多電源半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6256745B1 (en) * | 1998-06-05 | 2001-07-03 | Intel Corporation | Processor having execution core sections operating at different clock rates |
US6289465B1 (en) * | 1999-01-11 | 2001-09-11 | International Business Machines Corporation | System and method for power optimization in parallel units |
JP3450814B2 (ja) * | 2000-09-26 | 2003-09-29 | 松下電器産業株式会社 | 情報処理装置 |
CN1809810B (zh) * | 2003-06-25 | 2010-06-09 | 皇家飞利浦电子股份有限公司 | 指令控制数据处理设备 |
US7287173B2 (en) * | 2003-12-19 | 2007-10-23 | Intel Corporation | Method for computing power consumption levels of instruction and recompiling the program to reduce the excess power consumption |
US7809932B1 (en) * | 2004-03-22 | 2010-10-05 | Altera Corporation | Methods and apparatus for adapting pipeline stage latency based on instruction type |
US8725488B2 (en) * | 2007-07-26 | 2014-05-13 | Qualcomm Incorporated | Method and apparatus for adaptive voltage scaling based on instruction usage |
-
2007
- 2007-08-14 JP JP2007211467A patent/JP2009048264A/ja active Pending
-
2008
- 2008-06-03 US US12/132,155 patent/US20090049277A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52109841A (en) * | 1976-03-12 | 1977-09-14 | Hitachi Ltd | Clock control system |
JPH03250328A (ja) * | 1990-02-28 | 1991-11-08 | Nec Corp | 情報処理装置 |
JPH0474207A (ja) * | 1990-07-16 | 1992-03-09 | Nec Ic Microcomput Syst Ltd | 集積回路装置 |
JPH08161286A (ja) * | 1994-12-07 | 1996-06-21 | Matsushita Electric Ind Co Ltd | マイクロプロセッサシステム |
WO2005008777A1 (ja) * | 2003-07-22 | 2005-01-27 | Nec Corporation | 多電源半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010231542A (ja) * | 2009-03-27 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090049277A1 (en) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9158328B2 (en) | Memory array clock gating scheme | |
JP2007200542A (ja) | 半導体メモリ装置を装着したメモリモジュールを有するシステム | |
EP2304574A1 (en) | Method and apparatus for implementing write levelization in memory subsystems | |
JP4747026B2 (ja) | マイクロプロセッサ | |
US7752592B2 (en) | Scheduler design to optimize system performance using configurable acceleration engines | |
JP3705022B2 (ja) | 低消費電力マイクロプロセッサおよびマイクロプロセッサシステム | |
US8091053B2 (en) | System, method, and program for generating circuit | |
US20070260857A1 (en) | Electronic Circuit | |
JP2009048264A (ja) | 半導体集積回路装置 | |
JP5414323B2 (ja) | 半導体集積回路装置 | |
KR101059899B1 (ko) | 마이크로 프로세서 | |
US9465614B2 (en) | Parallel execution of instructions in processing units and adjusting power mode based on monitored data dependency over a period of time | |
JP2009043044A (ja) | 半導体装置 | |
JP3906865B2 (ja) | 低消費電力マイクロプロセッサおよびマイクロプロセッサシステム | |
US6563359B2 (en) | Semiconductor integrated circuit including clock modulation circuit | |
JP3697393B2 (ja) | プロセッサ | |
TW201445439A (zh) | 存取晶片內建唯讀記憶體之方法及電腦系統 | |
KR101621760B1 (ko) | 비동기 클럭을 가지는 파이프라인 회로 장치 | |
US20170115686A1 (en) | Method and Apparatus for Natural Clock Generation in the System | |
JP5471437B2 (ja) | 半導体集積回路装置およびキャッシュメモリ制御方法 | |
JP2000020309A (ja) | デジタルシグナルプロセッサ | |
US20120317434A1 (en) | Method and Apparatus for Processor to Operate at Its Natural Clock Frequency in the System | |
KR100929086B1 (ko) | 룩 업 테이블을 저장하는 램의 읽기 액세스 제어 장치 및방법 | |
JP2006093393A (ja) | 半導体集積回路 | |
JP2004341972A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081224 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |