JP2009152865A - 終端回路 - Google Patents
終端回路 Download PDFInfo
- Publication number
- JP2009152865A JP2009152865A JP2007328914A JP2007328914A JP2009152865A JP 2009152865 A JP2009152865 A JP 2009152865A JP 2007328914 A JP2007328914 A JP 2007328914A JP 2007328914 A JP2007328914 A JP 2007328914A JP 2009152865 A JP2009152865 A JP 2009152865A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- termination
- input
- output
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
Abstract
【解決手段】終端抵抗回路2は、入出力端子INOUTへの接続をオン/オフ可能とする終端抵抗10〜14、15〜19を含み、テブナン終端を構成する。制御回路1は、終端抵抗10〜14、15〜19におけるそれぞれのオン/オフタイミングを時間的にずらして制御する。
【選択図】図1
Description
2 終端抵抗回路
3 出力バッファ
4 入力バッファ
5〜9、101〜107 P型トランジスタ
10〜14、15〜19 終端抵抗
20〜24、108〜114 N型トランジスタ
25〜34 信号
35 出力イネーブル信号
36 入力イネーブル信号
37、39、47、48、56〜61、115〜118 インバータ
38、51〜55、151〜155 NAND回路
40〜44 遅延回路
45、46 トランスファゲート
49、62、63 AND回路
64〜69 ノード
50 OR回路
CR1〜CR4 終端抵抗選択信号
IEN 入力イネーブル信号
INOUT 入出力端子
OEN 出力イネーブル信号
RCT 制御信号
Claims (7)
- 外部接続端子と、
前記外部接続端子への接続をオン/オフ可能とする複数の抵抗素子を含む終端抵抗回路と、
前記複数の抵抗素子におけるそれぞれのオン/オフタイミングを時間的にずらして制御する制御回路と、
を備えることを特徴とする終端回路。 - 前記終端抵抗回路は、前記複数の抵抗素子の前記外部接続端子への接続をそれぞれオン/オフする複数のトランジスタを備えることを特徴とする請求項1記載の終端回路。
- 前記制御回路は、前記複数のトランジスタのそれぞれの動作を遅延させてそれぞれオン/オフするタイミングを制御することを特徴とする請求項2記載の終端回路。
- 前記制御回路は、前記複数のトランジスタに供給する制御信号のそれぞれのスルーレートを変化させてそれぞれオン/オフするタイミングを制御することを特徴とする請求項2または3記載の終端回路。
- 前記制御回路は、前記複数のトランジスタのそれぞれを駆動する複数の駆動トランジスタを含む駆動回路をそれぞれ備え、
前記駆動回路は、前記複数の駆動トランジスタをアクティブとする個数を変化させることで前記スルーレートを変化させることを特徴とする請求項4記載の終端回路。 - 請求項1乃至5のいずれか一に記載の終端回路と、
前記外部接続端子に接続される入力回路、出力回路、または入出力回路を備え、
前記制御回路は、前記複数の抵抗素子におけるオン/オフ制御が完了した後に、前記入力回路、出力回路、または入出力回路に対するイネーブル信号を出力することを特徴とする終端抵抗付きバッファ回路。 - 請求項1乃至5のいずれか一に記載の終端回路または請求項6記載の終端抵抗付きバッファ回路を備えることを特徴とする半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328914A JP5059580B2 (ja) | 2007-12-20 | 2007-12-20 | 終端回路 |
US12/314,583 US7893709B2 (en) | 2007-12-20 | 2008-12-12 | Termination circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007328914A JP5059580B2 (ja) | 2007-12-20 | 2007-12-20 | 終端回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009152865A true JP2009152865A (ja) | 2009-07-09 |
JP5059580B2 JP5059580B2 (ja) | 2012-10-24 |
Family
ID=40787822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007328914A Expired - Fee Related JP5059580B2 (ja) | 2007-12-20 | 2007-12-20 | 終端回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7893709B2 (ja) |
JP (1) | JP5059580B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014182861A (ja) * | 2013-03-20 | 2014-09-29 | Toshiba Corp | 半導体記憶装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9871518B2 (en) * | 2016-02-02 | 2018-01-16 | Mediatek Inc. | Memory interface circuit capable of controlling driving ability and associated control method |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10107607A (ja) * | 1996-09-26 | 1998-04-24 | Seiko Epson Corp | 半導体装置 |
JP2000091899A (ja) * | 1998-09-03 | 2000-03-31 | Samsung Electronics Co Ltd | 負荷適応型の低雑音出力バッファ及びそれを有する半導体装置 |
JP2000151721A (ja) * | 1998-11-05 | 2000-05-30 | Toyo Commun Equip Co Ltd | 電子機器のバスライン終端回路 |
JP2004327602A (ja) * | 2003-04-23 | 2004-11-18 | Renesas Technology Corp | 半導体集積回路装置 |
JP2005065249A (ja) * | 2003-08-19 | 2005-03-10 | Samsung Electronics Co Ltd | 半導体集積回路装置及び半導体メモリ装置 |
JP2006042136A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | 終端回路、半導体装置、及び電子機器 |
JP2007258783A (ja) * | 2006-03-20 | 2007-10-04 | Fujitsu Ltd | 終端抵抗調整方法、半導体集積回路及び半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3251661B2 (ja) * | 1991-10-15 | 2002-01-28 | テキサス インスツルメンツ インコーポレイテツド | 制御されたスルー・レートを有するcmosバッファ回路 |
US6087847A (en) * | 1997-07-29 | 2000-07-11 | Intel Corporation | Impedance control circuit |
US6445245B1 (en) * | 2000-10-06 | 2002-09-03 | Xilinx, Inc. | Digitally controlled impedance for I/O of an integrated circuit device |
JP3721117B2 (ja) * | 2001-10-29 | 2005-11-30 | エルピーダメモリ株式会社 | 入出力回路と基準電圧生成回路及び半導体集積回路 |
US6854164B2 (en) * | 2003-01-28 | 2005-02-15 | Thyssen Elevator Capital Corp | Termination device for an aramid-based elevator rope |
JP4201128B2 (ja) * | 2003-07-15 | 2008-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US7068065B1 (en) * | 2004-01-13 | 2006-06-27 | Innovative Semiconductors | System and method for dynamic impedance matching |
KR100857854B1 (ko) * | 2007-01-10 | 2008-09-10 | 주식회사 하이닉스반도체 | 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치 |
-
2007
- 2007-12-20 JP JP2007328914A patent/JP5059580B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-12 US US12/314,583 patent/US7893709B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10107607A (ja) * | 1996-09-26 | 1998-04-24 | Seiko Epson Corp | 半導体装置 |
JP2000091899A (ja) * | 1998-09-03 | 2000-03-31 | Samsung Electronics Co Ltd | 負荷適応型の低雑音出力バッファ及びそれを有する半導体装置 |
JP2000151721A (ja) * | 1998-11-05 | 2000-05-30 | Toyo Commun Equip Co Ltd | 電子機器のバスライン終端回路 |
JP2004327602A (ja) * | 2003-04-23 | 2004-11-18 | Renesas Technology Corp | 半導体集積回路装置 |
JP2005065249A (ja) * | 2003-08-19 | 2005-03-10 | Samsung Electronics Co Ltd | 半導体集積回路装置及び半導体メモリ装置 |
JP2006042136A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | 終端回路、半導体装置、及び電子機器 |
JP2007258783A (ja) * | 2006-03-20 | 2007-10-04 | Fujitsu Ltd | 終端抵抗調整方法、半導体集積回路及び半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014182861A (ja) * | 2013-03-20 | 2014-09-29 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5059580B2 (ja) | 2012-10-24 |
US20090160480A1 (en) | 2009-06-25 |
US7893709B2 (en) | 2011-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
CN110679088B (zh) | 用于宽的低电压供应范围的电平移位器 | |
CN110663182B (zh) | 具有支持广电压供应范围的并联电压阈值架构的电路 | |
US7863927B2 (en) | Semiconductor device | |
JP5184326B2 (ja) | 低電圧での能力を備えた高速出力回路 | |
US7902885B2 (en) | Compensated output buffer for improving slew control rate | |
JP5319724B2 (ja) | 出力ドライバ回路、出力ドライバシステム、および、半導体記憶装置 | |
KR100454796B1 (ko) | 반도체 집적 회로 | |
JP3927788B2 (ja) | 半導体装置 | |
JP5059580B2 (ja) | 終端回路 | |
US6483340B2 (en) | High integration-capable output buffer circuit unaffected by manufacturing process fluctuations or changes in use | |
JP4005086B2 (ja) | 半導体集積回路 | |
JP2006295322A (ja) | レベルシフタ回路 | |
CN110663185B (zh) | 三态输出缓冲器的栅极控制电路 | |
JP2006140548A (ja) | 半導体集積回路装置 | |
JPH1197998A (ja) | 出力回路 | |
JP2004364031A (ja) | 半導体集積回路 | |
Choy et al. | Design procedure of low-noise high-speed adaptive output drivers | |
US6348814B1 (en) | Constant edge output buffer circuit and method | |
JP2007150991A (ja) | 出力回路 | |
JP6510920B2 (ja) | ドライバ回路及びそれを備えたデジタルアンプ | |
US6472911B1 (en) | Output buffer circuit of semiconductor integrated circuit | |
JP2008109591A (ja) | 半導体スイッチ集積回路 | |
US20080068914A1 (en) | Output driving circuit and semiconductor memory device having the same | |
US7199616B2 (en) | Method and apparatus to generate break before make signals for high speed TTL driver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |