JP2000151721A - 電子機器のバスライン終端回路 - Google Patents
電子機器のバスライン終端回路Info
- Publication number
- JP2000151721A JP2000151721A JP10314992A JP31499298A JP2000151721A JP 2000151721 A JP2000151721 A JP 2000151721A JP 10314992 A JP10314992 A JP 10314992A JP 31499298 A JP31499298 A JP 31499298A JP 2000151721 A JP2000151721 A JP 2000151721A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- pkg
- circuit
- resistors
- loads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 バスラインに接続される負荷の数によって終
端抵抗値を変化させ、反射波の影響を極力抑える様にし
たバスライン終端回路を提供する。 【解決手段】 複数の負荷が接続されるバスラインを終
端するためのバスライン終端回路であって、上記バスラ
インに接続された負荷の数を検出する検出手段と、複数
の抵抗と、上記バスラインを終端するのに最適な合成抵
抗値を得るため上記検出された接続負荷の数に従って上
記複数の抵抗とバスラインとの間の接続状態を切り替え
る抵抗切り替え手段とを具備する構成となっている。
端抵抗値を変化させ、反射波の影響を極力抑える様にし
たバスライン終端回路を提供する。 【解決手段】 複数の負荷が接続されるバスラインを終
端するためのバスライン終端回路であって、上記バスラ
インに接続された負荷の数を検出する検出手段と、複数
の抵抗と、上記バスラインを終端するのに最適な合成抵
抗値を得るため上記検出された接続負荷の数に従って上
記複数の抵抗とバスラインとの間の接続状態を切り替え
る抵抗切り替え手段とを具備する構成となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の信号線を共
通線としてのバスラインに接続するバスライン構成にお
ける終端回路に関し、特に、負荷の数、すなわち分布負
荷の容量により変化するバスラインのインピーダンスに
対応して終端抵抗値を最適に変化させることが出来るバ
スライン終端回路に関する。
通線としてのバスラインに接続するバスライン構成にお
ける終端回路に関し、特に、負荷の数、すなわち分布負
荷の容量により変化するバスラインのインピーダンスに
対応して終端抵抗値を最適に変化させることが出来るバ
スライン終端回路に関する。
【０００２】
【従来の技術】ブックシェルフ型の電子機器では複数の
プリント基板（以下、ＰＫＧ）をバスラインの配設され
たバックプレーンに接続して、複数のＰＫＧ上の信号線
をバスラインに共通に接続して１本のバスラインを複数
のＰＫＧで共有し、時分割で使用する場合がある。図４
に従来のブックシェルフ型の電子機器の接続モデル図を
示す。図４に示した接続モデル図において、バックプレ
ーン１には複数のＰＫＧ（ＰＫＧ−１〜Ｎ）が各々コネ
クタ３−１〜Ｎを介して接続される。すなわち、上記各
ＰＫＧ（ＰＫＧ−１〜Ｎ）上の信号線はバスバッファ６
−１〜Ｎによりバスライン２に接続される。上記バスラ
イン２はその両端の終端抵抗ＲT８−１〜２からなる終
端回路で終端される。そして、上記バスライン２が高速
信号ラインの場合、負荷が搭載されていない状態（無負
荷時）の特性インピーダンスＺ0が下記の（１）式で求
められるような伝送ラインとなることが知られている。
プリント基板（以下、ＰＫＧ）をバスラインの配設され
たバックプレーンに接続して、複数のＰＫＧ上の信号線
をバスラインに共通に接続して１本のバスラインを複数
のＰＫＧで共有し、時分割で使用する場合がある。図４
に従来のブックシェルフ型の電子機器の接続モデル図を
示す。図４に示した接続モデル図において、バックプレ
ーン１には複数のＰＫＧ（ＰＫＧ−１〜Ｎ）が各々コネ
クタ３−１〜Ｎを介して接続される。すなわち、上記各
ＰＫＧ（ＰＫＧ−１〜Ｎ）上の信号線はバスバッファ６
−１〜Ｎによりバスライン２に接続される。上記バスラ
イン２はその両端の終端抵抗ＲT８−１〜２からなる終
端回路で終端される。そして、上記バスライン２が高速
信号ラインの場合、負荷が搭載されていない状態（無負
荷時）の特性インピーダンスＺ0が下記の（１）式で求
められるような伝送ラインとなることが知られている。
【０００３】ここで、上記Ｌ0は単位長さ当りの分布イ
ンダクタンスで、Ｃ0は単位長さ当りの分布容量であ
る。この容量値は無負荷時のバスライン２に対するもの
である。また、上記ＰＫＧをバックプレーン１上のバス
ライン２に接続するためのコネクタの容量Ｃ1４−１〜
Ｎやバスバッファ６−１〜Ｎの入出力容量Ｃ2５−１〜
Ｎ等により、均一な負荷がバスライン２にかかっている
ときは、負荷時のインピーダンス値ＺLは下記の（２）
式で求められることが知られている。 ここで上記ＣLはバスライン２に均一な負荷がかかって
いるときの、単位長さ当りの分布負荷容量である。すな
わち上記（２）式より、ＰＫＧ（すなわち負荷）が多く
接続されるとＣLが大きくなり、上記バスライン２のイ
ンピーダンスは無負荷の状態のインピーダンスよりも低
くなる。そこで、上記バスライン２を伝送する信号が高
速でかつその伝送距離が長い場合に反射波の影響を軽減
するため、および不要輻射を避けるために上記バスライ
ン２の端に終端回路８が設けられている。上記バスライ
ンの終端においては、直列終端、並列終端、テブナン終
端、ＡＣ終端等、様々な方法が知られているが、図４で
はバスラインの端で終端電圧によりプルアップされた抵
抗で終端する並列終端を示している。そして、バスライ
ンを持つ電子機器の中には、バスラインに接続される負
荷の数が変動する、すなわち使用しないＰＫＧは外して
おき、必要になったらＰＫＧを追加するようなものもあ
る。
ンダクタンスで、Ｃ0は単位長さ当りの分布容量であ
る。この容量値は無負荷時のバスライン２に対するもの
である。また、上記ＰＫＧをバックプレーン１上のバス
ライン２に接続するためのコネクタの容量Ｃ1４−１〜
Ｎやバスバッファ６−１〜Ｎの入出力容量Ｃ2５−１〜
Ｎ等により、均一な負荷がバスライン２にかかっている
ときは、負荷時のインピーダンス値ＺLは下記の（２）
式で求められることが知られている。 ここで上記ＣLはバスライン２に均一な負荷がかかって
いるときの、単位長さ当りの分布負荷容量である。すな
わち上記（２）式より、ＰＫＧ（すなわち負荷）が多く
接続されるとＣLが大きくなり、上記バスライン２のイ
ンピーダンスは無負荷の状態のインピーダンスよりも低
くなる。そこで、上記バスライン２を伝送する信号が高
速でかつその伝送距離が長い場合に反射波の影響を軽減
するため、および不要輻射を避けるために上記バスライ
ン２の端に終端回路８が設けられている。上記バスライ
ンの終端においては、直列終端、並列終端、テブナン終
端、ＡＣ終端等、様々な方法が知られているが、図４で
はバスラインの端で終端電圧によりプルアップされた抵
抗で終端する並列終端を示している。そして、バスライ
ンを持つ電子機器の中には、バスラインに接続される負
荷の数が変動する、すなわち使用しないＰＫＧは外して
おき、必要になったらＰＫＧを追加するようなものもあ
る。
【０００４】一例として、図５では全てのＰＫＧが距離
Ａの等間隔に接続された状態のバスラインのモデル図を
示し、図６には距離４Ａの間隔に２つのＰＫＧのみ接続
された状態のバスラインのモデル図を示す。図５のモデ
ル図ではＣL＝（Ｃ1＋Ｃ2）／Ａ、図６のモデル図で
は、ＣL＝（Ｃ 1＋Ｃ2）／４Ａであるため、前記（２）
式に代入すると、インピーダンス値ＺLは下記（３）、
（４）式の様になる。 ここでＸ／４≫１の場合、ＺL2＝２ＺL1であり、バスラ
インのインピーダンスは２倍異なることとなる。しか
し、従来においては負荷の数にかかわらずに、全てのＰ
ＫＧが接続された状態のバスラインのインピーダンスと
無負荷の状態のバスラインのインピーダンスの相加平均
を以てバスラインのインピーダンスとして用いたり、１
／２負荷状態のバスラインのインピーダンスを用いて、
そのインピーダンスの終端回路でバスラインを終端する
様にしていた。
Ａの等間隔に接続された状態のバスラインのモデル図を
示し、図６には距離４Ａの間隔に２つのＰＫＧのみ接続
された状態のバスラインのモデル図を示す。図５のモデ
ル図ではＣL＝（Ｃ1＋Ｃ2）／Ａ、図６のモデル図で
は、ＣL＝（Ｃ 1＋Ｃ2）／４Ａであるため、前記（２）
式に代入すると、インピーダンス値ＺLは下記（３）、
（４）式の様になる。 ここでＸ／４≫１の場合、ＺL2＝２ＺL1であり、バスラ
インのインピーダンスは２倍異なることとなる。しか
し、従来においては負荷の数にかかわらずに、全てのＰ
ＫＧが接続された状態のバスラインのインピーダンスと
無負荷の状態のバスラインのインピーダンスの相加平均
を以てバスラインのインピーダンスとして用いたり、１
／２負荷状態のバスラインのインピーダンスを用いて、
そのインピーダンスの終端回路でバスラインを終端する
様にしていた。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
バスラインの終端方法では負荷の接続数にかかわらず常
に終端抵抗値は一定であるため、負荷の接続数により変
動するバスラインのインピーダンスと同じ抵抗値での終
端はできず、このためインピーダンスの不整合により反
射波の影響が大きくなり波形が歪むという欠点があっ
た。本発明は、上述したような従来の問題点を除去する
ためになされたものであって、バスラインに接続される
負荷の数によって終端抵抗値を変化させ、反射波の影響
を極力抑えることができるバスライン終端回路を提供す
ることを目的とする。
バスラインの終端方法では負荷の接続数にかかわらず常
に終端抵抗値は一定であるため、負荷の接続数により変
動するバスラインのインピーダンスと同じ抵抗値での終
端はできず、このためインピーダンスの不整合により反
射波の影響が大きくなり波形が歪むという欠点があっ
た。本発明は、上述したような従来の問題点を除去する
ためになされたものであって、バスラインに接続される
負荷の数によって終端抵抗値を変化させ、反射波の影響
を極力抑えることができるバスライン終端回路を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】上述の目的を達成するた
め、本発明は、複数の負荷が接続されるバスラインを終
端するためのバスライン終端回路であって、上記バスラ
インに接続された負荷の数を検出する検出手段と、複数
の抵抗と、上記バスラインを終端するのに最適な合成抵
抗値を得るため上記検出された接続負荷の数に従って上
記複数の抵抗とバスラインとの間の接続状態を切り替え
る抵抗切り替え手段とを具備することを特徴とする。
め、本発明は、複数の負荷が接続されるバスラインを終
端するためのバスライン終端回路であって、上記バスラ
インに接続された負荷の数を検出する検出手段と、複数
の抵抗と、上記バスラインを終端するのに最適な合成抵
抗値を得るため上記検出された接続負荷の数に従って上
記複数の抵抗とバスラインとの間の接続状態を切り替え
る抵抗切り替え手段とを具備することを特徴とする。
【０００７】
【発明の実施の形態】以下、本発明を図示した実施形態
に基づいて説明する。図１は、本発明によるバスライン
終端回路の一実施形態を有する電子機器の接続モデル図
である。図１に示す様に、この電子機器は、バスライン
２を有しており、上記バスライン２には従来同様に複数
のＰＫＧ（ＰＫＧ−１〜Ｎ）が接続され、そのバスライ
ン２の両端に、それぞれバスライン終端回路１２が設け
られており、終端されている。そして、上記各終端回路
１２は、電源ＶTと、上記電源ＶTにその一端が接続され
た複数の抵抗値の異なる抵抗１０−１〜Ｎと、上記複数
の抵抗１０−１〜Ｎの他端にそのドレイン側がそれぞれ
接続されると共にそのソース側が上記バスライン２に接
続された複数のトランジスタ９−１〜Ｎと、上記複数の
トランジスタ９−１〜Ｎの各デート側に接続されたデコ
ーダ回路１１と、上記デコーダ回路１１に接続された負
荷数判定回路１３とを有しており、上記負荷数判定回路
１３には上記ＰＫＧ（ＰＫＧ−１〜Ｎ）よりの実装情報
が入力される様になっている。なお、上記ＰＫＧ（ＰＫ
Ｇ−１〜Ｎ）よりの実装情報は、上記各ＰＫＧが上記バ
スライン２に接続されているかどうかを示す情報であ
り、上記各ＰＫＧの接続部に遊び端子を設け、その遊び
端子が上記バスライン２に接続されているか否かを検出
した情報でも良いし、他の方法で上記各ＰＫＧ（ＰＫＧ
−１〜Ｎ）とバスライン２との接続状態を検出したもの
でも良い。
に基づいて説明する。図１は、本発明によるバスライン
終端回路の一実施形態を有する電子機器の接続モデル図
である。図１に示す様に、この電子機器は、バスライン
２を有しており、上記バスライン２には従来同様に複数
のＰＫＧ（ＰＫＧ−１〜Ｎ）が接続され、そのバスライ
ン２の両端に、それぞれバスライン終端回路１２が設け
られており、終端されている。そして、上記各終端回路
１２は、電源ＶTと、上記電源ＶTにその一端が接続され
た複数の抵抗値の異なる抵抗１０−１〜Ｎと、上記複数
の抵抗１０−１〜Ｎの他端にそのドレイン側がそれぞれ
接続されると共にそのソース側が上記バスライン２に接
続された複数のトランジスタ９−１〜Ｎと、上記複数の
トランジスタ９−１〜Ｎの各デート側に接続されたデコ
ーダ回路１１と、上記デコーダ回路１１に接続された負
荷数判定回路１３とを有しており、上記負荷数判定回路
１３には上記ＰＫＧ（ＰＫＧ−１〜Ｎ）よりの実装情報
が入力される様になっている。なお、上記ＰＫＧ（ＰＫ
Ｇ−１〜Ｎ）よりの実装情報は、上記各ＰＫＧが上記バ
スライン２に接続されているかどうかを示す情報であ
り、上記各ＰＫＧの接続部に遊び端子を設け、その遊び
端子が上記バスライン２に接続されているか否かを検出
した情報でも良いし、他の方法で上記各ＰＫＧ（ＰＫＧ
−１〜Ｎ）とバスライン２との接続状態を検出したもの
でも良い。
【０００８】次に、動作を説明すると、上記終端回路１
２では、上記ＰＫＧ（ＰＫＧ−１〜Ｎ）よりの実装情報
に基づいて上記負荷数判定回路１３が上記負荷（ＰＫ
Ｇ）の数を認識する。そして、上記負荷数判定回路１３
は、上記接続されたＰＫＧの数を上記デコーダ回路１１
に入力し、上記デコーダ回路１１は、上記接続されたＰ
ＫＧの数に従って抵抗値の異なるトランジスタ９−１〜
Ｎの内の所定の一つをＯＮの状態にする。この動作によ
ってバスライン２の端は複数の抵抗１０−１〜Ｎの内の
どれか一つと電気的に接続されるため、どの抵抗を終端
抵抗とするかが上記接続されたＰＫＧの数によって決定
される。すなわち、一例をあげると、図２に示す様に、
１つのスイッチ（トランジスタ９−１）がオンされて、
抵抗値が決定される。なお、図３に示す様に、複数のト
ランジスタをＯＮにして抵抗が並列に接続されるように
デコーダ出力を２つ以上アクティブにしてもよい。上記
実施形態においては、このようにして上記バスライン２
に接続されるＰＫＧの数に応じて決まるバスライン２の
インピーダンスに合わせてバスライン２の終端を行うこ
とができる。上記実施形態では図１のように複数の抵抗
の接続替えをする際にトランジスタで電気的なスイッチ
を構成した例を示したが本発明はこれのみに限定される
ものではなく、リレーなどによる物理的なスイッチによ
って構成してもよい。また、図１では複数の抵抗を並列
に接続している例を示したが、直列に抵抗を接続した
り、直列／並列混合で複数の抵抗を接続したものであっ
てもよい。
２では、上記ＰＫＧ（ＰＫＧ−１〜Ｎ）よりの実装情報
に基づいて上記負荷数判定回路１３が上記負荷（ＰＫ
Ｇ）の数を認識する。そして、上記負荷数判定回路１３
は、上記接続されたＰＫＧの数を上記デコーダ回路１１
に入力し、上記デコーダ回路１１は、上記接続されたＰ
ＫＧの数に従って抵抗値の異なるトランジスタ９−１〜
Ｎの内の所定の一つをＯＮの状態にする。この動作によ
ってバスライン２の端は複数の抵抗１０−１〜Ｎの内の
どれか一つと電気的に接続されるため、どの抵抗を終端
抵抗とするかが上記接続されたＰＫＧの数によって決定
される。すなわち、一例をあげると、図２に示す様に、
１つのスイッチ（トランジスタ９−１）がオンされて、
抵抗値が決定される。なお、図３に示す様に、複数のト
ランジスタをＯＮにして抵抗が並列に接続されるように
デコーダ出力を２つ以上アクティブにしてもよい。上記
実施形態においては、このようにして上記バスライン２
に接続されるＰＫＧの数に応じて決まるバスライン２の
インピーダンスに合わせてバスライン２の終端を行うこ
とができる。上記実施形態では図１のように複数の抵抗
の接続替えをする際にトランジスタで電気的なスイッチ
を構成した例を示したが本発明はこれのみに限定される
ものではなく、リレーなどによる物理的なスイッチによ
って構成してもよい。また、図１では複数の抵抗を並列
に接続している例を示したが、直列に抵抗を接続した
り、直列／並列混合で複数の抵抗を接続したものであっ
てもよい。
【０００９】
【発明の効果】本発明は、以上説明した如く構成するも
のであるから、バスラインに接続される負荷の数によっ
て終端抵抗値を変化させることができ、バスラインの反
射波の影響を極力抑え、伝送品質を高める上で著しい効
果を発揮する。
のであるから、バスラインに接続される負荷の数によっ
て終端抵抗値を変化させることができ、バスラインの反
射波の影響を極力抑え、伝送品質を高める上で著しい効
果を発揮する。
【図１】本発明によるバスライン終端回路の一実施形態
を有する電子機器の接続モデル図である。
を有する電子機器の接続モデル図である。
【図２】図１に示したバスライン終端回路の抵抗の接続
状態を示す説明図である。
状態を示す説明図である。
【図３】図１に示したバスライン終端回路の抵抗の接続
状態を示す説明図である。
状態を示す説明図である。
【図４】従来のブックシェルフ型の電子機器の接続モデ
ル図である。
ル図である。
【図５】図４に示した従来例において、全てのＰＫＧが
距離Ａの等間隔に接続された状態のバスラインの接続モ
デル図である。
距離Ａの等間隔に接続された状態のバスラインの接続モ
デル図である。
【図６】図４に示した従来例において、距離４Ａの間隔
に２つのＰＫＧのみ接続された状態のバスラインの接続
モデル図である。
に２つのＰＫＧのみ接続された状態のバスラインの接続
モデル図である。
１…バックプレーン、２…バスライン、３−１〜Ｎ…コ
ネクタ、４−１〜Ｎ…コネクタの容量Ｃ1、５−１〜Ｎ
…バスバッファの入出力容量Ｃ2、６−１〜Ｎ…バスバ
ッファ、７…バスラインの単位長さ当りの容量Ｃ0、８
−１〜２…終端抵抗ＲT、９−１〜Ｎ…スイッチング用
トランジスタ、１０−１〜Ｎ…抵抗、１１…デコーダ回
路、１２…バスライン終端回路、１３…負荷数判定回路
ネクタ、４−１〜Ｎ…コネクタの容量Ｃ1、５−１〜Ｎ
…バスバッファの入出力容量Ｃ2、６−１〜Ｎ…バスバ
ッファ、７…バスラインの単位長さ当りの容量Ｃ0、８
−１〜２…終端抵抗ＲT、９−１〜Ｎ…スイッチング用
トランジスタ、１０−１〜Ｎ…抵抗、１１…デコーダ回
路、１２…バスライン終端回路、１３…負荷数判定回路
Claims (1)
- 【請求項１】 複数の負荷が接続されるバスラインを終
端するためのバスライン終端回路であって、上記バスラ
インに接続された負荷の数を検出する検出手段と、複数
の抵抗と、上記バスラインを終端するのに最適な合成抵
抗値を得るため上記検出された接続負荷の数に従って上
記複数の抵抗とバスラインとの間の接続状態を切り替え
る抵抗切り替え手段とを具備することを特徴とするバス
ライン終端回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10314992A JP2000151721A (ja) | 1998-11-05 | 1998-11-05 | 電子機器のバスライン終端回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10314992A JP2000151721A (ja) | 1998-11-05 | 1998-11-05 | 電子機器のバスライン終端回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000151721A true JP2000151721A (ja) | 2000-05-30 |
Family
ID=18060113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10314992A Pending JP2000151721A (ja) | 1998-11-05 | 1998-11-05 | 電子機器のバスライン終端回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000151721A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391230B2 (en) | 2005-03-03 | 2008-06-24 | Elpida Memory, Inc. | Adjustment of termination resistance in an on-die termination circuit |
| JP2009152865A (ja) * | 2007-12-20 | 2009-07-09 | Nec Electronics Corp | 終端回路 |
| JP2016010137A (ja) * | 2014-06-26 | 2016-01-18 | 株式会社デジタル | 終端抵抗値設定装置 |
-
1998
- 1998-11-05 JP JP10314992A patent/JP2000151721A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7391230B2 (en) | 2005-03-03 | 2008-06-24 | Elpida Memory, Inc. | Adjustment of termination resistance in an on-die termination circuit |
| US7924047B2 (en) | 2005-03-03 | 2011-04-12 | Elpida Memory, Inc. | Semiconductor apparatus |
| JP2009152865A (ja) * | 2007-12-20 | 2009-07-09 | Nec Electronics Corp | 終端回路 |
| JP2016010137A (ja) * | 2014-06-26 | 2016-01-18 | 株式会社デジタル | 終端抵抗値設定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3828652B2 (ja) | 差動信号伝送回路 | |
| JP3629346B2 (ja) | 信号伝送方式及び伝送線路駆動回路 | |
| EP0923277B1 (en) | Printed circuit board | |
| US7863961B2 (en) | Vehicle communication system | |
| US7746195B2 (en) | Circuit topology for multiple loads | |
| US4445048A (en) | High speed ribbon cable bus | |
| JP2000151721A (ja) | 電子機器のバスライン終端回路 | |
| CN104039075A (zh) | Pcb电路 | |
| KR20020060753A (ko) | 전자 회로 | |
| JP2000013333A (ja) | ノイズ除去方法および伝送回路 | |
| US7013437B2 (en) | High data rate differential signal line design for uniform characteristic impedance for high performance integrated circuit packages | |
| JP2001230504A (ja) | フレキシブル配線基板およびその回路基板への接続構造 | |
| US6426646B2 (en) | ECL terminating circuit | |
| JP2020123774A (ja) | 通信システム | |
| CN220292254U (zh) | 一种改善阻抗的pcie金手指结构 | |
| JP2001134355A (ja) | 信号伝送システム | |
| US7808338B1 (en) | Circuit topology for multiple loads | |
| SE520184C2 (sv) | Ekosläckningsanordning | |
| JP2002297274A (ja) | コンピュータシステム、このシステムにおいて使用される拡張ボード及びコネクタ | |
| GB2074824A (en) | High speed ribbon cable bus | |
| US6268783B1 (en) | Printed circuit board including signal transmission line capable of suppressing generation of noise | |
| JPH04243329A (ja) | 伝送回路 | |
| US6320475B1 (en) | Printed circuit board suppressing ringing in signal waveforms | |
| US20070170971A1 (en) | Signal transmitting circuit | |
| WO2000075796A1 (en) | Isolated high-speed communication bus |