JP2008204271A - 多電源制御方法及び半導体集積回路 - Google Patents

多電源制御方法及び半導体集積回路 Download PDF

Info

Publication number
JP2008204271A
JP2008204271A JP2007041021A JP2007041021A JP2008204271A JP 2008204271 A JP2008204271 A JP 2008204271A JP 2007041021 A JP2007041021 A JP 2007041021A JP 2007041021 A JP2007041021 A JP 2007041021A JP 2008204271 A JP2008204271 A JP 2008204271A
Authority
JP
Japan
Prior art keywords
power supply
domains
power
supply voltage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007041021A
Other languages
English (en)
Other versions
JP5315617B2 (ja
Inventor
Masahiro Tatsumi
正弘 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007041021A priority Critical patent/JP5315617B2/ja
Priority to US12/035,120 priority patent/US7917778B2/en
Publication of JP2008204271A publication Critical patent/JP2008204271A/ja
Application granted granted Critical
Publication of JP5315617B2 publication Critical patent/JP5315617B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0016Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

【課題】本発明は、多電源制御方法及び半導体集積回路に関し、複数の電源からの電源電圧を用いるドメイン間で高速なデータ転送を行うことを可能とすることを目的とする。
【解決手段】複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部を備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路の多電源制御方法において、少なくとも2つのドメインで用いる電源電圧が同じ場合、1つの電源からの電源電圧を前記2つのドメインに対して供給するように電源パスを切り換え、前記2つのドメイン間のデータの受け渡しを非同期ブリッジ部をバイパスして行うようにデータパスを切り換えるように構成する。
【選択図】図9

Description

本発明は、多電源制御方法及び半導体集積回路に係り、特に電源電圧を半導体集積回路に供給する複数の電源を制御する多電源制御方法及びそのような多電源制御方法を用いる半導体集積回路に関する。
図1は、複数の電源からの電源電圧を用いる半導体集積回路の一例を示すブロック図である。半導体集積回路101は、ドメイン102,103、非同期ブリッジ部104及び電源制御部105を有する。ドメイン102はDC/DC電源111からの電源電圧を用いる回路部分であり、ドメイン103はDC/DC電源112からの電源電圧を用いる回路部分である。電源制御部105はDC/DC電源111,112が出力する電源電圧を制御する。異なる電源電圧を用いるドメイン102,103間で信号の受け渡しを行う場合、信号のレベル変換及びクロックの乗換え(変更)を行う非同期ブリッジ部104を介して信号の受け渡しを行う。
図2は、非同期ブリッジ部104を設けない半導体集積回路の一例を示すブロック図である。図2中、図1と同一部分には同一符号を付し、その説明は省略する。図2の例では、半導体集積回路101Aのドメイン102,103間が直接接続されている。
図3は、図2の半導体集積回路101A内のドメイン102,103間の信号の受け渡しを説明する図である。図3において、Data1_IN,CLK1は夫々ドメイン102内のフリップフロップ(FF)102−1に入力されるデータとクロック、Data2_IN,CLK2は夫々ドメイン103内のフリップフロップ(FF)103−1に入力されるデータとクロック、VDD1,VDD2は夫々ドメイン102,103に供給される電源電圧を示す。ドメイン103内のFF103−1に入力されるデータData2_INは、ドメイン102内のFF102−1から出力される。FF103−1からはデータData2_OUTが出力される。
図3に示すように、例えばドメイン102内のフリップフロップFF102−1とドメイン103内のFF103−1との間で信号の受け渡しをした場合、ドメイン102,103で用いる電源電圧VDD1,VDD2が同じであれば、図4に示すようにFF102−1に入力されたデータData1_INが誤り無く正常にデータData2_OUTとしてFF103−1から出力される。図4は、電源電圧VDD1,VDD2が同じ場合の図3のドメイン102,103間の信号の受け渡しを説明するタイミングチャートであり、Validはデータに誤りが無く正常であることを示す。
しかし、通常の論理合成による配線を行った場合、クロックCLK1,CLK2には夫々タイミング調整のために図3に示す如きディレイバッファ201が挿入されている。このため、ドメイン102,103で用いる電源電圧VDD1,VDD2が異なる場合には、図5に示すようにクロックCLK1,CLK2間の位相のタイミングが同じにならずFF102−1に入力されたデータData1_INが正常にデータData2_OUTとしてFF103−1から出力されなくなる。
上記理由から、図1に示すようにドメイン102,103間に非同期ブリッジ部104が設けられる。図6は、非同期ブリッジ部104の構成を示す図である。非同期ブリッジ部104は、図6に示す如く接続されたFF301〜305、レベルシフタ306〜308及びアンド回路309を有する。図6において、REQ1は入力リクエスト(要求)信号、REQ2は出力リクエスト信号、CLK2LはクロックCLK2から生成される内部クロック、ACK1は出力アクノレッジ(肯定応答)信号を示す。
この場合、図7のようにクロックCLK1と内部クロックCLK2Lの乗換えをリクエスト信号REQ1と肯定応答信号ACK1を使用して行うため、非同期ブリッジ部103を使用しない場合と比べると3クロック分も余計に動作クロックを必要としてしまう。図7は、非同期ブリッジ部104の動作を説明するタイミングチャートであり、FF1,FF2は夫々FF302,303の出力信号を示す。
このように、複数の電源、特にDC/DC電源を使用し、負荷に応じて用いる電源電圧を変更可能な構成のLSI等の半導体集積回路では、異なる電源電圧を用いるドメイン間の信号の受け渡しを非同期ブリッジ部を介して行う。
尚、異なるクロック周波数で動作するデバイス間をブリッジする方法及び装置は、例えば特許文献1にて提案されている。
特開平9−218849号公報
例えば、図1に示す電源111,112がDC/DC電源であり同じ1.2Vの電源電圧を出力する場合、使用するDC/DC電源の性能にも依存するが、例えば動作クロックが大幅に変更され場合、DC/DC電源内で図8のように急峻な電流変動が生じるために電源電圧が1.1V〜1.3Vの間を変動するといった、負荷変動により電源電圧が変動する現象が発生する。図8は、負荷変動による電源電圧の変動を説明するタイミングチャートであり、VoutはDC/DC電源の出力電源電圧、ILはDC/DC電源内の電流を示し、電流ILは負荷変動により例えば100mAから600mAと変動する。
このような現象が電源111,112を構成するDC/DC電源で発生すると、最悪の場合はドメイン102,103間では0.2V若しくはそれ以上の過大な電位差が生じる。このため、例えば半導体集積回路101で高負荷な処理を高速で行いたい場合等には、夫々のドメイン102,103は高電圧で同一の電源電圧を用いるが、上記理由によりドメイン102,103間の信号の受け渡しが非同期ブリッジ部104を介して行われるため、高速なデータ転送ができないという問題があった。
そこで、本発明は、複数の電源からの電源電圧を用いるドメイン間で高速なデータ転送を行うことが可能な多電源制御方法及び半導体集積回路を提供することを目的とする。
上記の課題は、複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部を備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路の多電源制御方法であって、少なくとも2つのドメインで用いる電源電圧が同じ場合、1つの電源からの電源電圧を該2つのドメインに対して供給するように電源パスの切り換えを行う電源パス切り換えステップと、該2つのドメイン間のデータの受け渡しを該非同期ブリッジ部をバイパスして行うようにデータパスの切り換えを行うデータパス切り換えステップとを含むことを特徴とする多電源制御方法によって達成できる。
上記の課題は、複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部とを備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路であって、該複数の電源と該複数のドメインを接続する電源パスを制御する電源切り換え手段と、2つのドメイン間のデータの受け渡しを行うデータパスを制御するデータパス切り換え手段と、該電源切り換え手段及び該データパス切り換え手段を制御する切り換え制御手段とを備え、該2つのドメインで用いる電源電圧が同じ場合、該切り換え制御手段は、該電源切り換え手段を制御して該電源パスを切り換えることで1つの電源からの電源電圧を該2つのドメインに対して供給し、且つ、該データパス切り換え手段を制御して該データパスを切り換えることで該2つのドメイン間のデータの受け渡しを該非同期ブリッジ部をバイパスして行うことを特徴とする半導体集積回路によって達成できる。
本発明によれば、複数の電源からの電源電圧を用いるドメイン間で高速なデータ転送を行うことが可能な多電源制御方法及び半導体集積回路を実現することができる。
本発明の半導体集積回路は、複数の電源からの電源電圧を用いる複数のドメインとドメイン間に設けられた非同期ブリッジ部を備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する。複数のドメインで用いる電源電圧が同じになる時は、1つの電源から電力の供給を行うように多電源制御を行い、用いる電源電圧を上昇させて高速なデータ転送を行う場合には非同期ブリッジ部をバイパスする。これにより、ドメイン間で効率の良いデータ転送が行える。
従って、本発明によれば、複数の電源からの電源電圧を用いる半導体集積回路内のドメイン間で高速なデータ転送を行うことが可能となる。
図9は、本発明の第1実施例の半導体集積回路を示すブロック図である。図9において、DC/DC電源1,2の出力電源電圧は制御可能であり、LSI等の半導体集積回路3に電源電圧を供給する。半導体集積回路3は、図9に示す如く接続されたドメイン4,5、非同期ブリッジ部6、電源切り換え部7,8、セレクタ部9,10及び切り換え制御部11を有する。ドメイン4はDC/DC電源1又はDC/DC電源2からの電源電圧を用いる回路部分であり、ドメイン5はDC/DC電源2又はDC/DC電源1からの電源電圧を用いる回路部分である。切り換え制御部11はDC/DC電源1,2が出力する電源電圧を制御すると共に、電源切り換え部7,8及びセレクタ部9,10を制御する。電源切り換え部7,8は、切り換え制御部11からの制御信号PWR_SEL1,PWR_SEL2によりDC/DC電源1,2が出力する電源電圧の一方を電源電圧VOUT1,VOUT2として出力するように制御される。セレクタ部9,10は、切り換え制御部11からの制御信号Data_SEL1,Data_SEL2によりドメイン4,5間を非同期ブリッジ部6を介して、或いは、非同期ブリッジ部6をバイパスして接続するように制御される。セレクタ部9からはデータDATA_IN1がドメイン4に入力され、セレクタ部10からはデータDATA_IN2がドメイン5に入力される。異なる電源電圧を用いるドメイン4,5間で信号の受け渡しを行う場合、信号のレベル変換及びクロックの乗換え(変更)を行う非同期ブリッジ部6を介して信号の受け渡しを行う。
DC/DC電源1,2は、同じ構成のものを用いることができる。電源切り換え部7,8は、同じ構成のものを用いることができる。又、セレクタ部9,10は、同じ構成のものを用いることができる。
尚、ドメイン4が常にDC/DC電源1からの電源電圧のみを用い、ドメイン5が常にDC/DC電源2からの電源電圧のみを用いる場合には、電源切り換え部7,8は省略可能である。又、切り換え制御部11は、半導体集積回路3の外部に設けても良いことは言うまでもない。
図10は、切り換え制御部11の構成の一例を示すブロック図である。切り換え制御部11は、図10に示す如く接続された電源制御部12,13と制御部14を有する。電源制御部12,13は、同じ構成のものを用いることができる。電源制御部12,13は、制御部14からの指示に従って、DC/DC電源1,2が出力する電源電圧を目標電圧に制御する。DC/DC電源1,2は、出力する電源電圧が制御部14から指示された目標電圧に調整されると、電圧調整が完了したことを示す電圧調整の完了通知PWR_OK1,PWR_OK2を出力する。制御部14は、DC/DC電源1,2からの電圧調整の完了通知PWR_OK1,PWR_OK2を待ってから制御信号PWR_SEL1,PWR_SEL2,Data_SEL1,Data_SEL2を出力して電源切り換え部7,8及びセレクタ部9,10の制御を行う。
図11は、切り換え制御部11の構成の他の例を示すブロック図である。切り換え制御部11は、図11に示す如く接続された電源制御部15,16、タイマ17,18及び制御部19を有する。電源制御部15,16は、同じ構成のものを用いることができる。又、タイマ17,18は、同じ構成のものを用いることができる。電源制御部15,16は、制御部19からの指示に従って、DC/DC電源1,2が出力する電源電圧を目標電圧に制御する。電源制御部15,16は更に、タイマ17,18に対して電源安定化待ち時間のカウント指示を行う。タイマ17,18は、電源制御部15,16からの指示に従って、DC/DC電源1,2が出力する電源電圧が安定するまでの電源安定化待ち時間をカウントすると、電源安定化待ち時間のカウントが終了したことを示す電源安定化待ちの完了通知(電源安定化待ち時間のカウント終了通知)TIME_REQ1,TIME_REQ2を出力する。制御部19は、タイマ17,18からの電源安定化待ちの完了通知(電源安定化待ち時間のカウント終了通知)TIME_REQ1,TIME_REQ2を待ってから制御信号PWR_SEL1,PWR_SEL2,Data_SEL1,Data_SEL2を出力して電源切り換え部7,8及びセレクタ部9,10の制御を行う。
図12は、電源切り換え部7(又は8)の構成を示す回路図である。電源切り換え部7(又は8)は、図12に示す如く接続されたNチャンネルMOSFET20とPチャンネルMOSFET21を有する。FET20にはDC/DC電源1,2の一方から出力される電源電圧VDD1が入力され、FET21にはDC/DC電源1,2の他方から出力される電源電圧VDD2が入力される。FET20は、切り換え制御部11からの制御信号Ctl(PWR_SEL1又はPWR_SEL2)が例えば「1」(ハイレベル)の場合に電源電圧VDD_OUT(VOUT1又はVOUT2)を出力する。他方、FET21は、切り換え制御部11からの制御信号Ctlが「0」(ローレベル)の場合に電源電圧VDD_OUT(VOUT1又はVOUT2)を出力する。
図13は、電源切り換え時の半導体集積回路3内の各部の動作状態を説明する図である。図13において、状態ST1では、ドメイン4に対してDC/DC電源1、ドメイン5に対してはDC/DC電源2が接続されており、この場合には、ドメイン4,5間のデータの受け渡しに非同期ブリッジ部6が使用される。状態ST2では、ドメイン4に対してDC/DC電源2、ドメイン5に対してはDC/DC電源1が接続されており、この場合も同様に、ドメイン4,5間のデータの受け渡しに非同期ブリッジ部6が使用される。状態ST3では、ドメイン4,5に対してDC/DC電源1が接続されており、この場合には、ドメイン4,5間のデータの受け渡しは非同期ブリッジ部6をバイパスして行われる。状態ST4では、ドメイン4,5に対してDC/DC電源2が接続されており、この場合も同様に、ドメイン4,5間のデータの受け渡しは非同期ブリッジ部6をバイパスして行われる。
図14は、図10の切り換え制御部11を用いた場合の第1実施例の動作タイミングを説明するタイミングチャートである。図14において、「非同期ブリッジ」はドメイン4,5間で非同期ブリッジ部6を介したデータの受け渡しが行われることを示し、「バイパス」はドメイン4,5間のデータの受け渡しが非同期ブリッジ部6をバイパスして行われることを示す。例えば、DC/DC電源1が出力する電源電圧がDC/DC電源2が出力する電源電圧と同じになるように切り換え制御部11によりDC/DC電源1,2を制御して電源電圧の変更を行った場合、DC/DC電源1の安定化状態を示す電圧調整の完了通知PWR_OK1がローレベルからハイレベルになるのを待ってから制御信号PWR_SEL1,PWR_SEL2,Data_SEL1,Data_SEL2を出力して電源切り換え部7,8による電源パスの切り換え及びセレクタ部9,10によるデータパスの切り換えを行う。この場合、DC/DC電源2の安定化状態を示す電圧調整の完了通知PWR_OK2は元々ハイレベルであり、制御信号PWR_SEL2は元々ローレベルであるため、DC/DC電源1の安定化状態を示す電圧調整の完了通知PWR_OK1がハイレベルになっても制御信号PWR_SEL2はローレベルに維持される。
尚、DC/DC電源1が出力する電源電圧をDC/DC電源2が出力する電源電圧とは異なる電圧に戻す場合には、先に制御信号PWR_SEL1,PWR_SEL2,Data_SEL1,Data_SEL2を出力して電源切り換え部7,8による電源パスの切り換え及びセレクタ部9,10によるデータパスの切り換えを行ってからDC/DC電源1が出力する電源電圧を変更する。
図15は、図11の切り換え制御部11を用いた場合の第1実施例の動作タイミングを説明するタイミングチャートである。図15において、「非同期ブリッジ」はドメイン4,5間で非同期ブリッジ部6を介したデータの受け渡しが行われることを示し、「バイパス」はドメイン4,5間のデータの受け渡しが非同期ブリッジ部6をバイパスして行われることを示す。例えば、DC/DC電源1が出力する電源電圧がDC/DC電源2が出力する電源電圧と同じになるように切り換え制御部11によりDC/DC電源1,2を制御して電源電圧の変更を行った場合、タイマ17のカウント終了通知TIME_REQ1を待ってから制御信号PWR_SEL1,PWR_SEL2,Data_SEL1,Data_SEL2を出力して電源切り換え部7,8による電源パスの切り換え及びセレクタ部9,10によるデータパスの切り換えを行う。この場合、タイマ18のカウント終了通知TIME_REQ2及び制御信号PWR_SEL2は元々ローレベルであるため、タイマ17のカウント終了通知TIME_REQ1がハイレベルになっても制御信号PWR_SEL2はローレベルに維持される。
尚、DC/DC電源1が出力する電源電圧をDC/DC電源2が出力する電源電圧とは異なる電圧に戻す場合には、先に制御信号PWR_SEL1,PWR_SEL2,Data_SEL1,Data_SEL2を出力して電源切り換え部7,8による電源パスの切り換え及びセレクタ部9,10によるデータパスの切り換えを行ってからDC/DC電源1が出力する電源電圧を変更する。
このように、本実施例では、先ず最初に切り換え制御部11によりドメイン4の電源電圧がDC/DC電源1、ドメイン5の電源電圧がDC/DC電源2から供給されるように電源切り換え部7,8を切り替え制御する。又、切り換え制御部11は、非同期ブリッジ6の出力が夫々のドメイン4,5に接続されるようにセレクタ部9,10を制御する。その後、切り換え制御部11はDC/DC電源1,2に対して所望の電源電圧を設定する。図10のようにDC/DC電源1,2での電源電圧の調整が完了したことを通知する手段が設けられていれば、切り換え制御部11はその通知に応じて電源切り換え部7,8による電源パスの切り換え及びセレクタ部9,10によるデータパスの切り換えを行う。他方、図11のようにDC/DC電源1,2が出力する電源電圧の電源安定化待ち時間をカウントする手段が設けられていれば、切り換え制御部11はそのカウントに応じて電源切り換え部7,8による電源パスの切り換え及びセレクタ部9,10によるデータパスの切り換えを行う。
DC/DC電源部1,2が出力するべき電源電圧が同じ場合には、切り換え制御部11は電源切り換え部7又は8を切り換え制御してドメイン4,5で用いる電源電圧を共通化する。更に、切り換え制御部11は、非同期ブリッジ部6をバイパスするようにセレクタ部9,10の接続を切り換え制御する。
上記の如く、本実施例では、負荷に応じて各ドメインで用いる電源電圧、或いは、電源電圧及び動作周波数が変更可能な構成の半導体集積回路において、複数のドメインで用いる電源電圧が同じになる時は、1つの電源から電力の供給を行うように多電源制御を行い、用いる電源電圧、或いは、電源電圧及び動作周波数を上昇させて高速なデータ転送を行う場合には非同期ブリッジ部をバイパスする。これにより、ドメイン間で効率の良いデータ転送が行える。
次に、3以上の電源からの電源電圧を用いる実施例を説明する。
図16は、本発明の第2実施例の半導体集積回路を示すブロック図である。図16において、DC/DC電源31−1,31−2,31−3の出力電源電圧は制御可能であり、LSI等の半導体集積回路33に電源電圧を供給する。半導体集積回路33は、図16に示す如く接続されたドメイン34−1,34−2,34−3、非同期ブリッジ部(図示せず)、電源切り換え部37−1,37−2,37−3、セレクタ部39−1,39−2,39−3及び切り換え制御部41を有する。図16では図を簡単にするために非同期ブリッジ部の図示は省略するが、図9からもわかるように、実際にはドメイン34−1,34−2間、ドメイン34−2,34−3間、ドメイン34−1,34−3間に非同期ブリッジ部が設けられている。ドメイン34−1はDC/DC電源31−1又はDC/DC電源31−3からの電源電圧を用いる回路部分であり、ドメイン34−2はDC/DC電源31−1又はDC/DC電源31−2又はDC/DC電源31−3からの電源電圧を用いる回路部分であり、ドメイン34−3はDC/DC電源31−3又はDC/DC電源31−1からの電源電圧を用いる回路部分である。切り換え制御部41は、DC/DC電源31−1,31−2,31−3が出力する電源電圧を制御すると共に、電源切り換え部37−1,37−2,37−3及びセレクタ部39−1,39−2,39−3を制御する。電源切り換え部37−1,37−2,37−3は、切り換え制御部41からの制御信号PWR_SEL1,PWR_SEL2,PWR_SEL3によりDC/DC電源31−1,31−3が出力する電源電圧の一方、DC/DC電源31−1,31−2,32−3が出力する電源電圧の1つ、DC/DC電源31−1,31−3が出力する電源電圧の他方を電源電圧VOUT1,VOUT2,VOUT3として出力するように制御される。セレクタ部39−1,39−2,39−3は、切り換え制御部41からの制御信号Data_SEL1,Data_SEL2,Data_SEL3によりドメイン34−1,34−2間、ドメイン34−2,34−3間、ドメイン34−1,34−3を非同期ブリッジ部を介して、或いは、非同期ブリッジ部をバイパスして接続するように制御される。セレクタ部39−1又は39−3からはデータDATA_IN1がドメイン34−1に入力され、セレクタ部39−1,39−2からはデータDATA_IN2がドメイン34−2に入力され、セレクタ39−2,39−3からはデータDATA_IN3がドメイン34−3に入力される。異なる電源電圧を用いる2つのドメイン間で信号の受け渡しを行う場合、信号のレベル変換及びクロックの乗換え(変更)を行う非同期ブリッジ部を介して信号の受け渡しを行う。
DC/DC電源31−1〜31−3は、同じ構成のものを用いることができる。電源切り換え部37−1〜37−3は、同じ構成のものを用いることができる。又、セレクタ部39−1〜39−3は、同じ構成のものを用いることができる。
尚、ドメイン34−1が常にDC/DC電源31−1からの電源電圧のみを用い、ドメイン34−2が常にDC/DC電源31−2からの電源電圧のみを用い、ドメイン34−3が常にDC/DC電源31−3からの電源電圧のみを用いる場合には、電源切り換え部37−1〜37−3は省略可能である。又、切り換え制御部41は、半導体集積回路33の外部に設けても良いことは言うまでもない。
切り換え制御部41の構成は、基本的には図10に示す構成をDC/DC電源が3つ設けられている場合に合わせて変更すれば良いため、その図示及び説明は省略する。つまり、切り換え制御部41は、図10の構成に加え、3つ目のDC/DC電源に制御信号を出力する3つ目の電源制御部が設けられおり、図10の制御部14が3つ目のDC/DC電源31−2からの電圧調整の完了通知PWR_OK2を待ってから制御信号PWR_SEL2,Data_SEL2を出力して3つ目の電源切り換え部37−2及びセレクタ部34−2の制御を行う。又、切り換え制御部41は、図11に示す構成をDC/DC電源が3つ設けられている場合に合わせて変更したものであっても良い。
電源切り換え部37−1,37−3の構成は、図12に示す構成と同様で良い。
図17は、電源切り換え部37−2の構成の一例を示す回路図である。電源切り換え部37−2は、図17に示す如く接続されたNチャンネルMOSFET51,52,53を有する。例えば、FET51,52,53にはDC/DC電源31−1,31−2,31−3から出力される電源電圧VDD1,VDD2,VDD3が入力される。FET51,52,53は、切り換え制御部41からの制御信号Ctl1,Ctl2,Ctl3(PWR_SEL2)が例えば「2h」を示す場合には電源電圧VOUT1、「4h」を示す場合には電源電圧VOUT2、「1h」を示す場合には電源電圧VOUT3を電源電圧VDD_OUT出力する。
図18は、電源切り換え部37−2の構成の他の例を示す回路図である。電源切り換え部37−2は、図18に示す如く接続されたPチャンネルMOSFET61,62,63を有する。例えば、FET61,62,63にはDC/DC電源31−1,31−2,31−3から出力される電源電圧VDD1,VDD2,VDD3が入力される。FET61,62,63は、切り換え制御部41からの制御信号Ctl1,Ctl2,Ctl3(PWR_SEL2)に応じて電源電圧VOUT1又はVOUT2又はVOUT3を電源電圧VDD_OUT出力する。
図19は、電源切り換え時の半導体集積回路33内の各部の動作状態を説明する図である。本実施例では、図13に示すように、ドメイン34−1〜34−3間で電源電圧が全て異なる状態St1,St2と、ドメイン34−1〜34−3間で電源電圧が一部同じ(即ち、一部のみ異なる)状態St3〜St10と、ドメイン34−1〜34−3間で電源電圧が全て同じ状態St11,St12がある。例えば、状態St1では、ドメイン34−1〜34−3に対してDC/DC電源31−1,31−2,31−3が接続されており、この場合には、非同期ブリッジ部が使用される。状態ST3では、ドメイン34−1,34−2に対してはDC/DC電源31−1、ドメイン31−3に対してはDC/DC電源31−3が接続されており、この場合には、ドメイン34−1,34−2間のデータと受け渡しは非同期ブリッジ部をバイパスして行われ、ドメイン34−2,34−3間及びドメイン34−3,34−1間のデータの受け渡しは非同期ブリッジ部を介して行われる。状態ST11では、全てのドメイン34−1〜34−3に対してDC/DC電源31−1が接続されており、この場合には、ドメイン34−1,34−2間、ドメイン34−2,34−3間及びドメイン34−3,34−1間の全てのデータの受け渡しが非同期ブリッジ部をバイパスして行われる。
図20は、第2実施例の動作タイミングの一例を説明するタイミングチャートである。例えば、DC/DC電源31−1,31−2が出力する電源電圧がDC/DC電源31−3が出力する電源電圧と同じになるように切り換え制御部41によりDC/DC電源31−1〜31−3を制御して電源電圧の変更を行った場合、DC/DC電源31−1,31−2の安定化状態を示す電圧調整の完了通知PWR_OK1,PWR_OK2がローレベルからハイレベルになるのを待ってから制御信号PWR_SEL1〜PWR_SEL3,Data_SEL1〜Data_SEL3を出力して電源切り換え部37−1〜37−3による電源パスの切り換え及びセレクタ部39−1〜39−3によるデータパスの切り換えを行う。この場合、DC/DC電源31−3の安定化状態を示す電圧調整の完了通知PWR_OK3は元々ハイレベルであり、制御信号PWR_SEL3は元々ローレベルであるため、DC/DC電源31−1,31−2の安定化状態を示す電圧調整の完了通知PWR_OK1,PWR_OK2がハイレベルになっても制御信号PWR_SEL2はローレベルに維持される。
尚、DC/DC電源31−1,31−2が出力する電源電圧をDC/DC電源31−3が出力する電源電圧とは異なる電圧に戻す場合には、先に制御信号PWR_SEL1〜PWR_SEL3,Data_SEL1〜Data_SEL3を出力して電源切り換え部37−1〜37−3による電源パスの切り換え及びセレクタ部39−1〜39−3によるデータパスの切り換えを行ってからDC/DC電源31−1,31−2が出力する電源電圧を変更する。
上記の如く、本実施例では、負荷に応じて各ドメインで用いる電源電圧、或いは、電源電圧及び動作周波数が変更可能な構成の半導体集積回路において、複数のドメインで用いる電源電圧が同じになる時は、1つの電源から電力の供給を行うように多電源制御を行い、用いる電源電圧、或いは、電源電圧及び動作周波数を上昇させて高速なデータ転送を行う場合には非同期ブリッジ部をバイパスする。これにより、ドメイン間で効率の良いデータ転送が行える。
従って、本発明では、複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部を備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路の多電源制御方法において、少なくとも2つのドメインで用いる電源電圧が同じ場合、 1つの電源からの電源電圧を前記2つのドメインに対して供給するように電源パスの切り換えを行う電源パス切り換えステップと、前記2つのドメイン間のデータの受け渡しを非同期ブリッジ部をバイパスして行うようにデータパスの切り換えを行うデータパス切り換えステップとを含む。前記少なくとも1つの電源から出力される電源電圧を目標電圧に変更する変更ステップを更に含む場合、電源パス切り換えステップ及びデータパス切り換えステップは、変更ステップが終了してから行われる。電源パス切り換えステップは、切り換え制御部(11,41)及び電源切り換え部(7,8,37−1〜37−3)により実行される。データパス切り換えステップは、切り換え制御部(11,41)及びセレクタ部(9,10,39−1〜39−3)により実行される。変更ステップは、切り換え制御部(11,14)により実行される。
又、本発明では、複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部とを備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路において、前記複数の電源と前記複数のドメインを接続する電源パスを制御する電源切り換え手段と、2つのドメイン間のデータの受け渡しを行うデータパスを制御するデータパス切り換え手段と、電源切り換え手段及びデータパス切り換え手段を制御する切り換え制御手段とを備え、前記2つのドメインで用いる電源電圧が同じ場合、切り換え制御手段は、電源切り換え手段を制御して電源パスを切り換えることで1つの電源からの電源電圧を前記2つのドメインに対して供給し、且つ、データパス切り換え手段を制御してデータパスを切り換えることで前記2つのドメイン間のデータの受け渡しを非同期ブリッジ部をバイパスして行う。前記少なくとも1つの電源から出力される電源電圧を目標電圧に変更する変更手段を更に備える場合、切り換え制御手段は、変更手段による電源電圧の変更が終了してから電源切り換え手段を制御して電源パスを切り換え、且つ、データパス切り換え手段を制御してデータパスを切り換える。電源パス切り換え手段は切り換え制御部(11,41)により実現できる。データパス切り換え手段は、セレクタ部(9,10,39−1〜39−3)により実現できる。切り換え制御手段は、切り換え制御部(11,41)により実現できる。切り換え変更手段は、切り換え制御部(11,14)により実現できる。
上記各実施例では、電源がDC/DC電源の場合を例に取って説明したが、出力する電源電圧が動的に変更可能であれば電源は特に限定されない。本発明は、負荷変動により電源電圧が変動する構成の電源を用いる場合に特に効果的であることは言うまでもない。
更に、上記各実施例では、複数の電源からの電源電圧を複数のドメインで用いる場合を例に取って
尚、本発明は、以下に付記する発明をも包含するものである。
(付記1) 複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部を備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路の多電源制御方法であって、
少なくとも2つのドメインで用いる電源電圧が同じ場合、
1つの電源からの電源電圧を該2つのドメインに対して供給するように電源パスの切り換えを行う電源パス切り換えステップと、
該2つのドメイン間のデータの受け渡しを該非同期ブリッジ部をバイパスして行うようにデータパスの切り換えを行うデータパス切り換えステップとを含むことを特徴とする多電源制御方法。
(付記2) 少なくとも1つの電源から出力される電源電圧を目標電圧に変更する変更ステップを更に含み、
該電源パス切り換えステップ及び該データパス切り換えステップは、該変更ステップが終了してから行われることを特徴とする付記1記載の多電源制御方法。
(付記3) 該変更ステップは、該少なくとも1つの電源から出力される電源電圧の該目標電圧への調整が完了したことを示す電圧調整の完了通知を該少なくとも1つの電源から行い、
該電源パス切り換えステップ及び該データパス切り換えステップは、該電圧調整の完了通知を待ってから行われることを特徴とする付記2記載の多電源制御方法。
(付記4) 該変更ステップは、該少なくとも1つの電源が出力する電源電圧が安定するまでの電源安定化待ち時間をカウントし、電源安定化待ち時間のカウントが終了したことを示す電源安定化待ちの完了通知を行い、
該電源パス切り換えステップ及び該データパス切り換えステップは、該電源安定化待ちの完了通知を待ってから行われることを特徴とする付記2記載の多電源制御方法。
(付記5) 該電源パス切り換えステップ及び該データパス切り換えステップは、該少なくとも2つのドメインで用いる電源電圧を同電位にしてこれらのドメイン間で高速なデータ転送を行う場合に行われることを特徴とする、付記1〜4のいずれか1項記載の多電源制御方法。
(付記6) 該電源パス切り換えステップ及び該データパス切り換えステップは、該少なくとも2つのドメインで用いる電源電圧及び動作周波数を上昇させてこれらのドメイン間で高速なデータ転送を行う場合に行われることを特徴とする、付記1〜4のいずれか1項記載の多電源制御方法。
(付記7) 該複数の電源からの電源電圧は、DC/DC電源からの電源電圧であることを特徴とする付記1〜6のいずれか1項記載の多電源制御方法。
(付記8) 複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部とを備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路であって、
該複数の電源と該複数のドメインを接続する電源パスを制御する電源切り換え手段と、
2つのドメイン間のデータの受け渡しを行うデータパスを制御するデータパス切り換え手段と、
該電源切り換え手段及び該データパス切り換え手段を制御する切り換え制御手段とを備え、
該2つのドメインで用いる電源電圧が同じ場合、該切り換え制御手段は、該電源切り換え手段を制御して該電源パスを切り換えることで1つの電源からの電源電圧を該2つのドメインに対して供給し、且つ、該データパス切り換え手段を制御して該データパスを切り換えることで該2つのドメイン間のデータの受け渡しを該非同期ブリッジ部をバイパスして行うことを特徴とする半導体集積回路。
(付記9) 少なくとも1つの電源から出力される電源電圧を目標電圧に変更する変更手段を更に備え、
該切り換え制御手段は、該変更手段による電源電圧の変更が終了してから該電源切り換え手段を制御して該電源パスを切り換え、且つ、該データパス切り換え手段を制御して該データパスを切り換えることを特徴とする付記8記載の半導体集積回路。
(付記10) 該少なくとも1つの電源は、そこから出力される電源電圧の該目標電圧への調整が完了したことを示す電圧調整の完了通知を行い、
該切り替え制御手段は、該電圧調整の完了通知を待ってから該電源パス切り換え手段及び該データパス切り換え手段の制御を行うことを特徴とする付記9記載の半導体集積回路。
(付記11) 該変更手段は、該少なくとも1つの電源が出力する電源電圧が安定するまでの電源安定化待ち時間をカウントし、電源安定化待ち時間のカウントが終了したことを示す電源安定化待ちの完了通知を行い、
該切り替え制御手段は、該電源安定化待ちの完了通知を待ってから該電源パス切り換え手段及び該データパス切り換え手段の制御を行うことを特徴とする付記9記載の半導体集積回路。
(付記12) 該切り換え制御手段による該電源パス切り換え手段及び該データパス切り換え手段の制御は、該少なくとも2つのドメインで用いる電源電圧を同電位にしてこれらのドメイン間で高速なデータ転送を行う場合に行われることを特徴とする、付記8〜11のいずれか1項記載の半導体集積回路。
(付記13) 該切り換え制御手段による該電源パス切り換え手段及び該データパス切り換え手段の制御は、該少なくとも2つのドメインで用いる電源電圧及び動作周波数を上昇させてこれらのドメイン間で高速なデータ転送を行う場合に行われることを特徴とする、付記8〜11のいずれか1項記載の半導体集積回路。
(付記14) 該データパス切り換え手段は、該少なくとも2つのドメインのうち第1のドメインの出力を直接或いは該非同期ブリッジ部を介して第2のドメインに入力する第1のセレクタ部と、該第2のドメインの出力を直接或いは該非同期ブリッジ部を介して該第1のドメインに入力する第2のセレクタ部とを有することを特徴とする付記8〜13のいずれか1項記載の半導体集積回路。
(付記15) 該複数の電源からの電源電圧は、DC/DC電源からの電源電圧であることを特徴とする付記8〜14のいずれか1項記載の半導体集積回路。
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
複数の電源からの電源電圧を用いる半導体集積回路の一例を示すブロック図である。 非同期ブリッジ部を設けない半導体集積回路の一例を示すブロック図である。 図2の半導体集積回路内のドメイン間の信号の受け渡しを説明する図である。 電源電圧が同じ場合の図3のドメイン間の信号の受け渡しを説明するタイミングチャートである。 電源電圧が異なる場合の図3のドメイン間の信号の受け渡しを説明するタイミングチャートである。 非同期ブリッジ部の構成を示す図である。 非同期ブリッジ部の動作を説明するタイミングチャートである。 DC/DC電源の動作概要図を示す。 本発明の第1実施例の半導体集積回路を示すブロック図である。 切り換え制御部の構成の一例を示すブロック図である。 切り換え制御部の構成の他の例を示すブロック図である。 電源切り換え部の構成を示す回路図である。 電源切り換え時の半導体集積回路内の各部の動作状態を説明する図である。 図10の切り換え制御部を用いた場合の第1実施例の動作タイミングを説明するタイミングチャートである。 図11の切り換え制御部を用いた場合の第1実施例の動作タイミングを説明するタイミングチャートである。 本発明の第2実施例の半導体集積回路を示すブロック図である。 電源切り換え部の構成の一例を示す回路図である。 電源切り換え部の構成の他の例を示す回路図である。 電源切り換え時の半導体集積回路内の各部の動作状態を説明する図である。 第2実施例の動作タイミングの一例を説明するタイミングチャートである。
符号の説明
1,2 DC/DC電源
3 半導体集積回路
4,5 ドメイン
6 非同期ブリッジ部
7,8 電源切り換え部
9,10 セレクタ部
11 切り換え制御部

Claims (10)

  1. 複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部を備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路の多電源制御方法であって、
    少なくとも2つのドメインで用いる電源電圧が同じ場合、
    1つの電源からの電源電圧を該2つのドメインに対して供給するように電源パスの切り換えを行う電源パス切り換えステップと、
    該2つのドメイン間のデータの受け渡しを該非同期ブリッジ部をバイパスして行うようにデータパスの切り換えを行うデータパス切り換えステップとを含むことを特徴とする多電源制御方法。
  2. 少なくとも1つの電源から出力される電源電圧を目標電圧に変更する変更ステップを更に含み、
    該電源パス切り換えステップ及び該データパス切り換えステップは、該変更ステップが終了してから行われることを特徴とする請求項1記載の多電源制御方法。
  3. 該電源パス切り換えステップ及び該データパス切り換えステップは、該少なくとも2つのドメインで用いる電源電圧を同電位にしてこれらのドメイン間で高速なデータ転送を行う場合に行われることを特徴とする、請求項1又は2記載の多電源制御方法。
  4. 該複数の電源からの電源電圧は、DC/DC電源からの電源電圧であることを特徴とする請求項1〜3のいずれか1項記載の多電源制御方法。
  5. 複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部とを備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路であって、
    該複数の電源と該複数のドメインを接続する電源パスを制御する電源切り換え手段と、
    2つのドメイン間のデータの受け渡しを行うデータパスを制御するデータパス切り換え手段と、
    該電源切り換え手段及び該データパス切り換え手段を制御する切り換え制御手段とを備え、
    該2つのドメインで用いる電源電圧が同じ場合、該切り換え制御手段は、該電源切り換え手段を制御して該電源パスを切り換えることで1つの電源からの電源電圧を該2つのドメインに対して供給し、且つ、該データパス切り換え手段を制御して該データパスを切り換えることで該2つのドメイン間のデータの受け渡しを該非同期ブリッジ部をバイパスして行うことを特徴とする半導体集積回路。
  6. 少なくとも1つの電源から出力される電源電圧を目標電圧に変更する変更手段を更に備え、
    該切り換え制御手段は、該変更手段による電源電圧の変更が終了してから該電源切り換え手段を制御して該電源パスを切り換え、且つ、該データパス切り換え手段を制御して該データパスを切り換えることを特徴とする請求項5記載の半導体集積回路。
  7. 該少なくとも1つの電源は、そこから出力される電源電圧の該目標電圧への調整が完了したことを示す電圧調整の完了通知を行い、
    該切り替え制御手段は、該電圧調整の完了通知を待ってから該電源パス切り換え手段及び該データパス切り換え手段の制御を行うことを特徴とする請求項6記載の半導体集積回路。
  8. 該変更手段は、該少なくとも1つの電源が出力する電源電圧が安定するまでの電源安定化待ち時間をカウントし、電源安定化待ち時間のカウントが終了したことを示す電源安定化待ちの完了通知を行い、
    該切り替え制御手段は、該電源安定化待ちの完了通知を待ってから該電源パス切り換え手段及び該データパス切り換え手段の制御を行うことを特徴とする請求項6記載の半導体集積回路。
  9. 該切り換え制御手段による該電源パス切り換え手段及び該データパス切り換え手段の制御は、該少なくとも2つのドメインで用いる電源電圧を同電位にしてこれらのドメイン間で高速なデータ転送を行う場合に行われることを特徴とする、請求項5〜8のいずれか1項記載の半導体集積回路。
  10. 該データパス切り換え手段は、該少なくとも2つのドメインのうち第1のドメインの出力を直接或いは該非同期ブリッジ部を介して第2のドメインに入力する第1のセレクタ部と、該第2のドメインの出力を直接或いは該非同期ブリッジ部を介して該第1のドメインに入力する第2のセレクタ部とを有することを特徴とする請求項5〜9のいずれか1項記載の半導体集積回路。
JP2007041021A 2007-02-21 2007-02-21 多電源制御方法及び半導体集積回路 Expired - Fee Related JP5315617B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007041021A JP5315617B2 (ja) 2007-02-21 2007-02-21 多電源制御方法及び半導体集積回路
US12/035,120 US7917778B2 (en) 2007-02-21 2008-02-21 Semiconductor integrated circuit and method for controlling semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041021A JP5315617B2 (ja) 2007-02-21 2007-02-21 多電源制御方法及び半導体集積回路

Publications (2)

Publication Number Publication Date
JP2008204271A true JP2008204271A (ja) 2008-09-04
JP5315617B2 JP5315617B2 (ja) 2013-10-16

Family

ID=39707671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041021A Expired - Fee Related JP5315617B2 (ja) 2007-02-21 2007-02-21 多電源制御方法及び半導体集積回路

Country Status (2)

Country Link
US (1) US7917778B2 (ja)
JP (1) JP5315617B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134074A (ja) * 2009-12-24 2011-07-07 Fujitsu Semiconductor Ltd 半導体集積回路、半導体集積回路の制御方法及びその制御プログラム
US8166328B2 (en) 2008-12-22 2012-04-24 Electronics And Telecommunications Research Institute Low power consumption processor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2592754B1 (en) * 2011-11-09 2015-08-12 ST-Ericsson SA Multiple supply DVFS
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US20170023997A1 (en) * 2015-07-20 2017-01-26 Mediatek Inc. Dynamic switching of voltage regulators in a multiprocessor system
TWI602051B (zh) * 2016-12-15 2017-10-11 宏碁股份有限公司 電源供應系統及電源供應方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098632A (ja) * 1995-06-23 1997-01-10 Nec Corp 半導体集積回路
WO2005008777A1 (ja) * 2003-07-22 2005-01-27 Nec Corporation 多電源半導体装置
JP2006318380A (ja) * 2005-05-16 2006-11-24 Handotai Rikougaku Kenkyu Center:Kk 回路システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712986A (en) 1995-12-19 1998-01-27 Ncr Corporation Asynchronous PCI-to-PCI Bridge
US7073078B2 (en) * 2003-12-12 2006-07-04 Hewlett-Packard Development Company, L.P. Power control unit that provides one of a plurality of voltages on a common power rail
KR101229508B1 (ko) * 2006-02-28 2013-02-05 삼성전자주식회사 복수의 파워도메인을 포함하는 반도체 집적 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098632A (ja) * 1995-06-23 1997-01-10 Nec Corp 半導体集積回路
WO2005008777A1 (ja) * 2003-07-22 2005-01-27 Nec Corporation 多電源半導体装置
JP2006318380A (ja) * 2005-05-16 2006-11-24 Handotai Rikougaku Kenkyu Center:Kk 回路システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166328B2 (en) 2008-12-22 2012-04-24 Electronics And Telecommunications Research Institute Low power consumption processor
JP2011134074A (ja) * 2009-12-24 2011-07-07 Fujitsu Semiconductor Ltd 半導体集積回路、半導体集積回路の制御方法及びその制御プログラム
US8510576B2 (en) 2009-12-24 2013-08-13 Fujitsu Semiconductor Limited Semiconductor integrated circuit and control method of semiconductor integrated circuit

Also Published As

Publication number Publication date
JP5315617B2 (ja) 2013-10-16
US7917778B2 (en) 2011-03-29
US20080201584A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
US8174288B2 (en) Voltage conversion and integrated circuits with stacked voltage domains
JP5315617B2 (ja) 多電源制御方法及び半導体集積回路
WO2005008777A1 (ja) 多電源半導体装置
US9720472B2 (en) Power supply device and micro server having the same
JP5453400B2 (ja) クロックバッファおよびマルチプルフリップフロップを使用する節電回路
US9397566B2 (en) Master-slave digital voltage regulators
JP5499693B2 (ja) 半導体集積回路、半導体集積回路の制御方法及びその制御プログラム
US20140218089A1 (en) Low power latching circuits
JP5417688B2 (ja) 半導体集積回路
EP3228009B1 (en) Power efficient high speed latch circuits and systems
TW201911695A (zh) 用於在電壓限制電路的電力供應信號之間多工的方法
US6509725B1 (en) Self-regulating voltage divider for series-stacked voltage rails
JP2009005158A (ja) 半導体装置
JP4956713B2 (ja) 互いに同期しない回路モジュールを備える回路
US9621163B2 (en) Current steering level shifter
US7550956B2 (en) Apparatus, system, and method for dynamic loss compensation for voltage converters
US20170155320A1 (en) Voltage regulator
JP2009070980A (ja) 半導体集積回路
JP2008084882A (ja) 半導体集積回路
US10804903B1 (en) Asynchronous circuit stacking for simplified power management
JP2004056454A (ja) フリップフロップとシフトレジスタ及びその動作方法
Park et al. A high speed and low power 4∶ 1 multiplexer with cascoded clock control
JP2006005703A (ja) 半導体装置
JP6305701B2 (ja) 半導体装置
JP5037800B2 (ja) 半導体デバイス

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees