JP3283910B2 - クランプ型電流電圧変換回路 - Google Patents

クランプ型電流電圧変換回路

Info

Publication number
JP3283910B2
JP3283910B2 JP19694492A JP19694492A JP3283910B2 JP 3283910 B2 JP3283910 B2 JP 3283910B2 JP 19694492 A JP19694492 A JP 19694492A JP 19694492 A JP19694492 A JP 19694492A JP 3283910 B2 JP3283910 B2 JP 3283910B2
Authority
JP
Japan
Prior art keywords
negative
input terminal
phase
transistor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19694492A
Other languages
English (en)
Other versions
JPH0645847A (ja
Inventor
貴俊 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19694492A priority Critical patent/JP3283910B2/ja
Publication of JPH0645847A publication Critical patent/JPH0645847A/ja
Application granted granted Critical
Publication of JP3283910B2 publication Critical patent/JP3283910B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、直流および交流の入力
電流信号を電圧信号に変換する電流電圧変換回路に係
り、特に出力電圧信号を特定電圧でクランプする機能を
有するクランプ型電流電圧変換回路に関する。
【0002】
【従来の技術】電流電圧変換回路の次段に接続される回
路に許容入力範囲の制限がある場合などには、出力電圧
信号が次段の許容入力範囲に収まるようにクランプする
機能を有するクランプ型電流電圧変換回路が使用され
る。図4は、従来のクランプ型電流電圧変換回路の一例
を示す回路図である。
【0003】ここで、増幅器40は、正相入力端子41、逆
相入力端子42、正相出力端子43、逆相出力端子44を有す
る。上記逆相出力端子44と正相入力端子41との間には、
負帰還用の帰還抵抗45が接続されると共に電圧クランプ
用のNPNトランジスタ46のエミッタ・コレクタ間が接
続され、このトランジスタ46のベースは前記正相出力端
子43が接続されている。そして、前記逆相入力端子42に
は、固定電圧源47から参照電圧が印加されている。
【0004】上記回路によれば、入力電流信号Iinが電
圧信号に変換されて出力される。そして、入力電流信号
が所定値以上に増加すると、逆相出力端子44から正相入
力端子41へ帰還する入力電流信号が増加し、逆相出力端
子44の電位が、正相出力端子43の電位に対してトランジ
スタ46のベース・エミッタ間順方向飽和電圧よりも下が
らないようにクランプされる。
【0005】しかし、上記回路においては、増幅器40の
逆相出力端子44と正相入力端子41とが前記トランジスタ
46のベース・コレクタ間接合によって結合しているの
で、正相出力端子43の交流信号分は上記ベース・コレク
タ間接合の容量Ccbを介して正相入力端子41に正帰還さ
れてしまう。
【0006】これにより、入力電流信号の一部の周波数
成分の利得が高くなる、あるいは、入力電流信号がない
場合でも正相出力端子43に現われる雑音信号の一部の周
波数成分が増幅されて発振するなどの不具合が発生し易
くなる。この現象は、入力電流信号に対する逆相出力端
子44の電圧信号の比率、つまり、伝達関数Z(f)(但
し、fは周波数)によっても説明できる。即ち、クラン
プ状態でない時のZ(f)は次式(1)で表わされる。 Z(f)=−RF /[1+j2πf{(τ/A0 )−τe }+(j2πf)2 ・ττe /A0 ] …(1) ここで、RF :帰還抵抗値 j :虚数単位 π :円周率 τe :RF とCcbの値との積 Ccbは、トランジスタのベース・コレクタ間接合容量 A0 :増幅器の直流利得 τ :増幅器の時定数(τ=1/2πfc )
【0007】fc は増幅器の周波数帯域(利得A0 が3
db低下する周波数)上式(1)におけるZ(f)の絶
対値|Z(f)|と周波数fとの関係は、図6に示すよ
うな関数曲線となる。この関数曲線においては、高周波
領域でτ/A0 とτe とが近付くと、 fA = {A0 /τ・τe }1/2 /2π …(2) の周波数で、|Z(f)|は図6中に点線で示すような
極大値|Z1 (f)|になる。特に、τ/A0 とτe と
が一致した場合には、発振状態になり、電流電圧変換機
能が全く失われる。
【0008】上記したように交流信号での動作が不安定
になる現象が生じないように、τeの値、つまり、帰還
抵抗値RF あるいはトランジスタのベース・コレクタ間
接合容量Ccbの値を限定するなどの処置を行うならば、
電子回路設計上の自由度が減少してしまう。このような
問題を解決すべく、周波数特性がより良好になり、交流
信号での動作が安定化するクランプ型電流電圧変換回路
が提案されている。図5は、上記提案に係るクランプ型
電流電圧変換回路の一例を示す回路図である。この回路
は、図4に示した回路と比べて、電圧クランプ用トラン
ジスタ46のベースに接続されるクランプ電位決定用電圧
源が異なり、その他は同じである。
【0009】即ち、増幅器40の正相出力端子43と逆相出
力端子44との間に相等しい抵抗値を有する2個の抵抗5
1、52が直列に接続され、この2個の抵抗51、52の直列
接続ノードが前記トランジスタ46のベースに接続されて
いる。
【0010】上記回路において、増幅器40の入力電流信
号がない時には、正相出力端子電圧と逆相出力端子電圧
とは同一電位になる。入力電流信号が増加すると、逆相
出力端子電圧が降下し、正相出力端子電圧は、逆相出力
端子電圧の降下量と同量だけ上昇する。
【0011】従って、前記2個の抵抗51、52の直列接続
ノードの電圧、つまり、前記トランジスタ46のベース電
位は、入力電流信号の有無に拘らず一定値となり、トラ
ンジスタ46のベースには交流信号が現われない。逆相出
力端子電圧は、入力電流信号が増加しても、クランプ電
位決定用電圧源(本例では、トランジスタ46のベース電
位、一定値)に対してトランジスタ46のベース・エミッ
タ間順方向飽和電圧よりも下がらないようにクランプさ
れる。
【0012】即ち、上記回路によれば、トランジスタ46
のベースには交流信号が現われないので、増幅器40の逆
相出力端子44と正相入力端子41とが前記トランジスタ46
のベース・コレクタ間接合容量Ccbを介して正相入力端
子41に正帰還する信号はなく、入力電流信号の一部の周
波数成分の利得が高くなる、あるいは、発振するなどの
不具合が発生し難くなる。換言すれば、周波数特性がよ
り良好になり、交流信号での動作が安定化する。上記回
路がクランプ状態でない時の伝達関数Z2(f)は次式
(3)で表わされる。 Z2(f)=−RF /{1+j2πf(τ/A0 )} …(3)
【0013】上式(3)の絶対値|Z2 (f)|と周波
数fとの関係は、図6中に実線で示すような関数曲線と
なり、|Z2 (f)|の極大値は現われず、|Z2
(f)|はfA より高い周波領域においてfの増加に伴
って単純に減少する。図7は、図5の回路の入力電流信
号Iinと逆相出力端子電圧V(−)または正相出力端子
電圧V(+)との関係を示す特性図である。
【0014】図中、Vfは前記トランジスタ46のベース
・エミッタ間順方向飽和電圧(例えばシリコントランジ
スタの場合には、約0.7V、ゲルマニウムトランジス
タの場合には、約0.3V)を表わす。図8は、図5の
回路の変形例を示す回路図である。
【0015】この回路は、図5に示した回路と比べて、
前記トランジスタ46のエミッタと増幅器40の逆相出力端
子44との間に抵抗81が挿入接続されている点が異なり、
その他は同じである。この抵抗81の存在により、クラン
プ時の負帰還量を下げることができ、図5に示した回路
よりも発振が一層発生し難くなる。
【0016】ところで、図4あるいは図5あるいは図8
に示すようなクランプ型電流電圧変換回路においては、
逆相出力端子電圧がクランプされた状態において発振し
易くなるという問題がある。この現象は、以下に述べる
ような周波数特性の論議により説明できる。
【0017】図9は、前記したクランプ型電流電圧変換
回路における負帰還ループの利得・周波数特性の一例を
示している。ここで、実線は非クランプ時のループ利得
A・β(Aは増幅器そのものの利得、βは非クランプ時
の負帰還経路の利得)を表わしており、点線はクランプ
時のループ利得A・βc (Aは増幅器そのものの利得、
βc はクランプ時の負帰還経路の利得、βc >β)を表
わしている。
【0018】図10は、前記したクランプ型電流電圧変
換回路における負帰還ループの位相・周波数特性の一例
を示しており、実線は非クランプ時、点線はクランプ
時、fFBは利得が1(=0db)になる周波数を表わし
ている。
【0019】図9および図10から分かるように、クラ
ンプ状態では、ループ利得A・βcが非クランプ状態よ
りも高くなり、fFB近傍のループ位相は−360度に近
付き、位相余裕Φmc(fFBにおけるループ位相の−36
0度までの残留角度)が小さくなる。即ち、クランプ状
態では、発振し易くなり、電流電圧変換機能の安定性が
損なわれ易い。
【0020】
【発明が解決しようとする課題】上記したようなクラン
プ型電流電圧変換回路は、増幅器の逆相出力端子電圧が
クランプされた状態において発振し易くなるという問題
があった。
【0021】本発明は上記の問題点を解決すべくなされ
たもので、増幅器の逆相出力端子電圧がクランプされた
状態において発振し難いクランプ型電流電圧変換回路を
提供することを目的とする。
【0022】
【課題を解決するための手段】本発明のクランプ型電流
電圧変換回路は、差動増幅回路およびこれに接続された
正相入力端子、逆相入力端子、逆相出力端子および差動
増幅回路バイアス電流制御用の制御入力端子を有する増
幅器と、この増幅器の逆相入力端子に接続された固定電
圧源と、上記増幅器の逆相出力端子と正相入力端子との
間に接続された負帰還用の帰還抵抗と、上記逆相出力端
子と正相入力端子との間に接続された電圧クランプ用の
第1のバイポーラトランジスタと、この第1のバイポー
ラトランジスタに対してエミッタ同士およびベース同士
が共通接続され、コレクタが前記増幅器の制御入力端子
に接続されたバイアス電流制御用の第2のバイポーラト
ランジスタと、上記第1のバイポーラトランジスタおよ
び第2のバイポーラトランジスタの各ベースに接続され
たクランプ電位決定用電圧源とを具備することを特徴と
する。
【0023】
【作用】増幅器の逆相出力端子電圧がクランプされた状
態において、増幅器そのものの利得を低減させてループ
位相の位相余裕が大きくなるように制御することが可能
になる。これにより、クランプ型電流電圧変換回路が発
振し難くなり、その電流電圧変換機能の安定性が向上す
る。
【0024】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1は、本発明のクランプ型電流電圧変換
回路の一実施例を示している。
【0025】1は増幅器であり、差動増幅回路10および
これに接続された正相入力端子11、逆相入力端子12、逆
相出力端子13およびバイアス電流制御用の制御入力端子
14を有する。
【0026】この差動増幅回路10は、エミッタ同士が共
通接続された差動入力用のNPNトランジスタQ1および
Q2と、このトランジスタQ1およびQ2の各コレクタと電源
電圧(VCC)ノードとの間に対応して接続された負荷抵
抗R1およびR2と、上記差動入力用トランジスタQ1および
Q2のエミッタ共通接続ノードと接地電位(VSS)ノード
との間に接続されたバイアス電流源用の例えばNPNト
ランジスタQ3およびQ4からなるカレントミラー回路と、
このカレントミラー回路の出力側トランジスタQ4のコレ
クタに接続され、互いに直列に接続された2個の抵抗R3
およびR4とを有する。そして、前記差動入力用トランジ
スタQ1およびQ2の各ベースに対応して前記正相入力端子
11および逆相入力端子12が接続されており、一方の差動
入力用トランジスタQ1のコレクタに前記逆相出力端子13
が接続されており、前記2個の抵抗R3およびR4の分圧ノ
ードに前記制御入力端子14が接続されている。
【0027】上記増幅器1においては、制御入力端子14
から外部に取り出す電流を制御することにより、カレン
トミラー回路の出力電流が減少し、差動増幅回路10のバ
イアス電流が減少するように制御される。
【0028】一方、図1中、2は上記増幅器1の逆相入
力端子12に接続された固定電圧源である。3は上記増幅
器1の逆相出力端子13と正相入力端子11との間に接続さ
れた負帰還用の帰還抵抗である。4は上記逆相出力端子
13と正相入力端子11との間に接続された電圧クランプ用
の第1のNPNトランジスタである。5は上記第1のト
ランジスタ4に対してエミッタ同士およびベース同士が
共通接続され、コレクタが前記制御入力端子14に接続さ
れたバイアス電流制御用の第2のNPNトランジスタで
ある。6は上記第1のトランジスタ4および第2のトラ
ンジスタ5の各ベースに接続されたクランプ電位決定用
電圧源である。このクランプ電位決定用電圧源6は、図
4を参照して前述したように、増幅器の正相出力端子電
圧とか、図5を参照して前述したように、増幅器の逆相
出力端子と正相出力端子との間に相等しい抵抗値を有す
る2個の抵抗を直列に接続し、この2個の抵抗の直列接
続ノードの電圧を使用することが可能である。
【0029】上記回路において、入力電流信号が小さい
非クランプ状態では、入力電流信号Iinの殆んどが帰還
抵抗3を流れる。入力電流信号が増加し、入力電流信号
の殆んどが電圧クランプ用トランジスタ4を流れ、逆相
出力端子電圧V(−)がクランプされた状態では、バイ
アス電流制御用トランジスタ5にも上記電圧クランプ用
トランジスタ4と同等の電流が流れる。これにより、増
幅器1の制御入力端子14から外部に電流が取り出され、
増幅器1の差動増幅回路10のバイアス電流が減少するの
で、増幅器そのものの利得が低減し、ループ位相の位相
余裕が大きくなる。この効果は、以下に述べるような周
波数特性の論議により説明できる。
【0030】図2は、図1の回路における負帰還ループ
の利得・周波数特性の一例を示している。ここで、実線
は非クランプ時のループ利得A・β(Aは非クランプ時
の増幅器そのものの利得、βは非クランプ時の負帰還経
路の利得)を表わしており、点線はクランプ時のループ
利得Ac ・β(Aはクランプ時の増幅器そのものの利
得、Ac <A)を表わしている。
【0031】図2から分かるように、非クランプ時のル
ープ利得A・βは、図5を参照して前述した回路の非ク
ランプ時のループ利得A・βと同じであり、A・β=K
・I0 /RF で表わされる。ここで、Kは定数、I0 は
バイアス電流、RF は帰還抵抗の値である。クランプ時
のループ利得Ac ・βは、図5を参照して前述した回路
の非クランプ時のループ利得A・βc よりも低下してい
る。
【0032】図3は、図1の回路における負帰還ループ
の位相・周波数特性の一例を示しており、実線は非クラ
ンプ時、点線はクランプ時、fFBは利得が1(=0d
b)になる周波数を表わしている。
【0033】図3から分かるように、クランプ状態にお
いて、fFB近傍のループ位相は−360度に近付くが、
位相余裕Φmcup(fFBにおけるループ位相の−360度
までの残留角度)が図5を参照して前述した回路の位相
余裕Φmcよりも大きくなり、発振し難くなり、電流電圧
変換機能の安定性が向上する。
【0034】
【発明の効果】上述したように本発明によれば、増幅器
の逆相出力端子電圧がクランプされた状態において発振
し難くなり、電流電圧変換機能の安定性が向上するクラ
ンプ型電流電圧変換回路を実現することができる。
【図面の簡単な説明】
【図1】本発明のクランプ型電流電圧変換回路の一実施
例を示す回路図。
【図2】図1の回路の負帰還ループの利得・周波数特性
を示す特性図。
【図3】図1の回路の負帰還ループの位相・周波数特性
を示す特性図。
【図4】従来のクランプ型電流電圧変換回路の一例を示
す回路図。
【図5】図4の回路の改良例を示す回路図。
【図6】図4および図5の回路の伝達関数の周波数特性
を示す特性図。
【図7】図5の回路のクランプ特性を示す特性図。
【図8】図5の回路の変形例を示す回路図。
【図9】図4の回路および図5の回路の負帰還ループの
利得・周波数特性を示す特性図。
【図10】図4の回路および図5の回路の負帰還ループ
の位相・周波数特性を示す特性図。
【符号の説明】
1…増幅器、2…固定電圧源、3…負帰還用の帰還抵
抗、4…電圧クランプ用トランジスタ、5…バイアス電
流制御用トランジスタ、6…クランプ電位決定用電圧
源、10…差動増幅回路、11…正相入力端子、12…逆相入
力端子、13…逆相出力端子、14…制御入力端子、Q1、Q2
…差動入力用トランジスタ、R1、R2…負荷抵抗、Q3、Q4
…バイアス電流源用トランジスタ、R3、R4…抵抗。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 差動増幅回路およびこれに接続された正
    相入力端子、逆相入力端子、逆相出力端子およびバイア
    ス電流制御用の制御入力端子を有する増幅器と、 この増幅器の逆相入力端子に接続された固定電圧源と、 上記増幅器の逆相出力端子と正相入力端子との間に接続
    された負帰還用の帰還抵抗と、 上記逆相出力端子と正相入力端子との間に接続された電
    圧クランプ用の第1のバイポーラトランジスタと、 この第1のバイポーラトランジスタに対してエミッタ同
    士およびベース同士が共通接続され、コレクタが前記増
    幅器の制御入力端子に接続されたバイアス電流制御用の
    第2のバイポーラトランジスタと、 上記第1のバイポーラトランジスタおよび第2のバイポ
    ーラトランジスタの各ベースに接続されたクランプ電位
    決定用電圧源とを具備することを特徴とするクランプ型
    電流電圧変換回路。
  2. 【請求項2】 請求項1記載のクランプ型電流電圧変換
    回路において、 前記差動増幅回路は、 エミッタ同士が共通接続された差動入力用のトランジス
    タと、 このトランジスタの各コレクタに接続された負荷抵抗
    と、 上記差動入力用トランジスタのエミッタ共通接続ノード
    に接続されたカレントミラー回路と、 このカレントミラー回路の出力側トランジスタのコレク
    タに接続された抵抗とを具備し、 前記差動入力用トランジスタの各ベースに対応して前記
    正相入力端子および逆相入力端子が接続されており、一
    方の差動入力用トランジスタのコレクタに前記逆相入力
    端子が接続されており、前記抵抗の分圧ノードに前記制
    御入力端子が接続されていることを特徴とするクランプ
    型電流電圧変換回路。
JP19694492A 1992-07-23 1992-07-23 クランプ型電流電圧変換回路 Expired - Fee Related JP3283910B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19694492A JP3283910B2 (ja) 1992-07-23 1992-07-23 クランプ型電流電圧変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19694492A JP3283910B2 (ja) 1992-07-23 1992-07-23 クランプ型電流電圧変換回路

Publications (2)

Publication Number Publication Date
JPH0645847A JPH0645847A (ja) 1994-02-18
JP3283910B2 true JP3283910B2 (ja) 2002-05-20

Family

ID=16366258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19694492A Expired - Fee Related JP3283910B2 (ja) 1992-07-23 1992-07-23 クランプ型電流電圧変換回路

Country Status (1)

Country Link
JP (1) JP3283910B2 (ja)

Also Published As

Publication number Publication date
JPH0645847A (ja) 1994-02-18

Similar Documents

Publication Publication Date Title
US4059808A (en) Differential amplifier
JPH0143485B2 (ja)
EP0586251B1 (en) Power amplifier having high output voltage swing and high output drive current
JPH0476524B2 (ja)
EP0475507B1 (en) Amplifier arrangement
US6657496B2 (en) Amplifier circuit with regenerative biasing
US4425551A (en) Differential amplifier stage having bias compensating means
JPS6218807A (ja) カレントミラ−回路
JP3283910B2 (ja) クランプ型電流電圧変換回路
JPH10190375A (ja) 演算増幅回路
JPH0454712A (ja) 基準電圧源回路
JPS63133717A (ja) バイアス発生器回路
JPH05218755A (ja) 広帯域出力回路
JP2816584B2 (ja) プッシュプル出力段を含む増幅器回路
JPH11346125A (ja) Srpp回路
JPS6228087Y2 (ja)
JP2765257B2 (ja) 増幅回路
JP2623954B2 (ja) 利得可変増幅器
JPH0133046B2 (ja)
JP3439409B2 (ja) カレントミラー回路
JP2532900Y2 (ja) リミッタ回路
JPS6333726B2 (ja)
JP2926591B2 (ja) 差動トランジスタ回路
JP2793343B2 (ja) バイアス回路
JPH05150847A (ja) 電源回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080301

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120301

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees