JPS63133717A - バイアス発生器回路 - Google Patents
バイアス発生器回路Info
- Publication number
- JPS63133717A JPS63133717A JP62271572A JP27157287A JPS63133717A JP S63133717 A JPS63133717 A JP S63133717A JP 62271572 A JP62271572 A JP 62271572A JP 27157287 A JP27157287 A JP 27157287A JP S63133717 A JPS63133717 A JP S63133717A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- bias generator
- generator circuit
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000087 stabilizing effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/227—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Lubricants (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Eletrric Generators (AREA)
- Electromechanical Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
この発明は一般に基準電圧発生器に関するものであり、
特に広い温度範囲にわたる供給電圧の変化から実施的に
独立している出力基準電圧を有する、ＣＭＬ回路で使用
するためのバイアス発生器に関するものである。
特に広い温度範囲にわたる供給電圧の変化から実施的に
独立している出力基準電圧を有する、ＣＭＬ回路で使用
するためのバイアス発生器に関するものである。
一般に公知であるように、従来のエミッタにより結合さ
れた論理（ＥＣＬ）ゲート回路は第１Ａ図に示されるよ
うなエミッタフォロワ出力トランジスタを有する差動ト
ランジスタ回路から構成され得る。第１Ｂ図に示される
ように、エミッタフォロワ出力トランジスタが除去され
ると、この型の論理ゲートはしばしば電流モード論理（
ＣＭＬ）ゲートと呼ばれる。そのようなＥＣＬおよびＣ
ＭＬゲート回路は、差動トランジスタが比較的小さな電
圧の揺れで飽和状態から脱して動作されるので、電子式
コンピュータおよび他の電子式装置のような高性能製品
によく適している。その結果として、これら回路はわず
かな伝搬の遅延を有し、それにより高速度の動作を提供
する。エミッタフォロワトランジスタＴ３およびＴ４は
第１ＢＯのＣＭＬゲート回路には存在しないので、ＣＭ
Ｌゲート回路は一般にＥＣＬゲート回路よりも少ない
電力消散および小さい電圧の揺れを有する。従来のＥＣ
Ｌゲート回路はおよそ６５０ｍＶないし８５０ｍＶの論
理の揺れを有する。しかしながら、ＣＭＬゲート回路で
は論理の揺れは約３４０ｍＶないし４３０ｍＶである。
れた論理（ＥＣＬ）ゲート回路は第１Ａ図に示されるよ
うなエミッタフォロワ出力トランジスタを有する差動ト
ランジスタ回路から構成され得る。第１Ｂ図に示される
ように、エミッタフォロワ出力トランジスタが除去され
ると、この型の論理ゲートはしばしば電流モード論理（
ＣＭＬ）ゲートと呼ばれる。そのようなＥＣＬおよびＣ
ＭＬゲート回路は、差動トランジスタが比較的小さな電
圧の揺れで飽和状態から脱して動作されるので、電子式
コンピュータおよび他の電子式装置のような高性能製品
によく適している。その結果として、これら回路はわず
かな伝搬の遅延を有し、それにより高速度の動作を提供
する。エミッタフォロワトランジスタＴ３およびＴ４は
第１ＢＯのＣＭＬゲート回路には存在しないので、ＣＭ
Ｌゲート回路は一般にＥＣＬゲート回路よりも少ない
電力消散および小さい電圧の揺れを有する。従来のＥＣ
Ｌゲート回路はおよそ６５０ｍＶないし８５０ｍＶの論
理の揺れを有する。しかしながら、ＣＭＬゲート回路で
は論理の揺れは約３４０ｍＶないし４３０ｍＶである。
これらの型の回路の双方が広い範囲の用途を有するとい
う事実を考慮して、そのような回路が集積回路として設
計されかつ製造されるときその高性能の可能性を保つこ
とは重要となっている。
う事実を考慮して、そのような回路が集積回路として設
計されかつ製造されるときその高性能の可能性を保つこ
とは重要となっている。
第１Ａ図のＥＣＬゲート回路を具体化する集積回路が最
大の性能を達成することを保証するために、従来のバン
ドギャップ基準電圧ＶＣＳは普通同一チップで発生され
かつ基準トランジスタＴ２または入力トランジスタＴ１
を介して流れる電流の大きさを決定する主電流源トラン
ジスタＴ５のベースを制御するために用いられる。バン
ドギャップ基準電圧ＶＣ３は安定しているという特性お
よび温度のような動作パラメータの変化ばかりでなく処
理および温度の変動を追跡するという特性を有する。従
来のバンドギャップ回路は動作温度、電力供給および処
理変化にわたり５０ｍＶ内に維持される典型的な揺れを
有する。しかしながら、そのような従来のバンドギャッ
プ基準電圧発生器は振動に対し高感応であるという不利
な点をＨする。このＩａ８の問題がコンデンサを使用す
ることで克服され得る一方で、そのような要件は比較的
子ユのチップ５ｆａの使用を必要とするので、集積回路
へ付加されるのは望ましくない。ちょうど説明されたよ
うな先行技術のバンドギャップ発生器が第２図に例示さ
れている。見られるように、このバンドギャップ発生；
：回路は比較的多数の回路構成要素の使用を必要とし、
それにより電力の消費および製造コストを増すという不
利をさらに破る。
大の性能を達成することを保証するために、従来のバン
ドギャップ基準電圧ＶＣＳは普通同一チップで発生され
かつ基準トランジスタＴ２または入力トランジスタＴ１
を介して流れる電流の大きさを決定する主電流源トラン
ジスタＴ５のベースを制御するために用いられる。バン
ドギャップ基準電圧ＶＣ３は安定しているという特性お
よび温度のような動作パラメータの変化ばかりでなく処
理および温度の変動を追跡するという特性を有する。従
来のバンドギャップ回路は動作温度、電力供給および処
理変化にわたり５０ｍＶ内に維持される典型的な揺れを
有する。しかしながら、そのような従来のバンドギャッ
プ基準電圧発生器は振動に対し高感応であるという不利
な点をＨする。このＩａ８の問題がコンデンサを使用す
ることで克服され得る一方で、そのような要件は比較的
子ユのチップ５ｆａの使用を必要とするので、集積回路
へ付加されるのは望ましくない。ちょうど説明されたよ
うな先行技術のバンドギャップ発生器が第２図に例示さ
れている。見られるように、このバンドギャップ発生；
：回路は比較的多数の回路構成要素の使用を必要とし、
それにより電力の消費および製造コストを増すという不
利をさらに破る。
第２図の修正された先行技術のバンドギャップ基準回路
が第１Ｂ図の基準電圧ＶＣＳを適当に発生するために用
いられ得る一方で、振動の可能性を回避し、フィードバ
ックコンデンサの必要を取り除き、かつ回路を構成する
ための回路要素の数が減じられる、ＣＭＬゲート回路の
ためのバイアス発生器を提供することはより好都合であ
ろう。
が第１Ｂ図の基準電圧ＶＣＳを適当に発生するために用
いられ得る一方で、振動の可能性を回避し、フィードバ
ックコンデンサの必要を取り除き、かつ回路を構成する
ための回路要素の数が減じられる、ＣＭＬゲート回路の
ためのバイアス発生器を提供することはより好都合であ
ろう。
発明者の知っている限りでは、これまで誰もこの発明に
おけるような比較的簡単な構成のＣＭＬゲート回路のた
めのバイアス発生器を開発していない。
おけるような比較的簡単な構成のＣＭＬゲート回路のた
めのバイアス発生器を開発していない。
発明の概要
したがって、この発明の一般的な目的は、製造しかつ組
立てるのに比較的簡単かつ経済的であり、しかも先行技
術の不利な点を克服する、ＣＭＬゲート回路のためのバ
イアス発生器を提供することである。
立てるのに比較的簡単かつ経済的であり、しかも先行技
術の不利な点を克服する、ＣＭＬゲート回路のためのバ
イアス発生器を提供することである。
この発明の目的は、広い範囲の温度にわたり供給電位の
変動から独立している出力基準電圧を有スル、ＣＭＬゲ
ート回路ためのバイアス発生器を提供することである。
変動から独立している出力基準電圧を有スル、ＣＭＬゲ
ート回路ためのバイアス発生器を提供することである。
この発明の別な目的は、振動に対し不感応である、ＣＭ
Ｌゲート回路のためのバイアス発生器を提供することで
ある。
Ｌゲート回路のためのバイアス発生器を提供することで
ある。
この発明のなおさらなる目的は、回路構成要素の数が減
じられている、ＣＭＬゲート回路のためのバイアス発生
器を提供することである。
じられている、ＣＭＬゲート回路のためのバイアス発生
器を提供することである。
二の発明のまた別な目的は、コンデンサの必要を取り除
き、それによりより少ないチップ区域を久 占める、ＣＭＬゲート回路のためバイアス発生器を提供
することである。
き、それによりより少ないチップ区域を久 占める、ＣＭＬゲート回路のためバイアス発生器を提供
することである。
これら目標および目的に従って、この発明は実質的に供
給？ｌＳｌ１ｍおよび温度変化から独立している出力基
準電圧を有する電流モード論理ゲートとともに使用する
ためのバイアス発生器回路を提供することに関連してい
る。バイアス発生器回路は第１のトランジスタおよび第
２のトランジスタを含む。第１のトランジスタはそのコ
レクタが第１の負荷抵抗器を介して供給電位に接続され
る。第２のトランジスタはそのコレクタが第２の負荷抵
抗器を介して供給電位に接続され、かつそのベースが第
１のトランジスタのコレクタに接続される。
給？ｌＳｌ１ｍおよび温度変化から独立している出力基
準電圧を有する電流モード論理ゲートとともに使用する
ためのバイアス発生器回路を提供することに関連してい
る。バイアス発生器回路は第１のトランジスタおよび第
２のトランジスタを含む。第１のトランジスタはそのコ
レクタが第１の負荷抵抗器を介して供給電位に接続され
る。第２のトランジスタはそのコレクタが第２の負荷抵
抗器を介して供給電位に接続され、かつそのベースが第
１のトランジスタのコレクタに接続される。
第２のトランジスタはそのエミッタが出力ノードに結合
されて出力基準電圧を発生し、かつインピーダンス補償
抵抗器を介し第１のトランジスタのベースに接続される
。補償回路部分は第１のトランジスタのエミッタに結合
され、供給電位および温度の変化の関数で出力基準電圧
の変動を最少にする。補償回路部分は第１のエミッタ抵
抗器および第３のトランジスタから形成される。安定化
回路部分は第２のトランジスタのエミッタに結合され、
ＣＭＬゲートの実際のレイアウトで平衡を保つように出
力基準電圧を維持する。安定化回路部分は第４のトラン
ジスタおよび第２のエミッタトランジスタから形成され
る。
されて出力基準電圧を発生し、かつインピーダンス補償
抵抗器を介し第１のトランジスタのベースに接続される
。補償回路部分は第１のトランジスタのエミッタに結合
され、供給電位および温度の変化の関数で出力基準電圧
の変動を最少にする。補償回路部分は第１のエミッタ抵
抗器および第３のトランジスタから形成される。安定化
回路部分は第２のトランジスタのエミッタに結合され、
ＣＭＬゲートの実際のレイアウトで平衡を保つように出
力基準電圧を維持する。安定化回路部分は第４のトラン
ジスタおよび第２のエミッタトランジスタから形成され
る。
この発明のこれらおよび他の目的および利点は同一の参
照番号が全体を通して対応する部分を指示する添付の図
面と関連して読まれると、次の詳細な説明からより充分
に明らかとなるであろう。
照番号が全体を通して対応する部分を指示する添付の図
面と関連して読まれると、次の詳細な説明からより充分
に明らかとなるであろう。
好ましい実施例の説明
ここで詳細に図面を参照すると、この発明のバイアス発
生器１２（第３図）が付与される従来のＣＭＬゲート回
路１０が第１Ｂ図に示されている。
生器１２（第３図）が付与される従来のＣＭＬゲート回
路１０が第１Ｂ図に示されている。
ゲート回路１０はそれらのエミッタがともに接続される
、入力トランジスタＴ１および基準トランジスタＴ２か
ら形成される。入力トランジスタＴＩはそのベースが接
続されて入力論理信号Ａを受信し、かつそのコレクタは
第１の負荷抵・抗器ＲＬ１を介し供給電圧または電位ｖ
ＣＣに接続される。
、入力トランジスタＴ１および基準トランジスタＴ２か
ら形成される。入力トランジスタＴＩはそのベースが接
続されて入力論理信号Ａを受信し、かつそのコレクタは
第１の負荷抵・抗器ＲＬ１を介し供給電圧または電位ｖ
ＣＣに接続される。
基準トランジスタＴ２はそのベースが接続されて基準供
給電圧ＶＢＢ１を受取り、かつそのコレクタはまた第２
の負荷抵抗器ＲＬ２を介し供給電位ｖＣＣに接続される
。供給電位ＶＣＣは典型的には＋５゜０ボルトである。
給電圧ＶＢＢ１を受取り、かつそのコレクタはまた第２
の負荷抵抗器ＲＬ２を介し供給電位ｖＣＣに接続される
。供給電位ＶＣＣは典型的には＋５゜０ボルトである。
抵抗器ＲＬ２とトランジスタＴ２のコレクタの接合は非
反転出力信号Ｑを与える。抵抗器ＲＬＩとトランジスタ
Ｔ１のコレクタの接合は信号Ｑの補数である反転出力信
号Ｑを与える。トランジスタＴ１とＴ２の共通のエミッ
タは主電源流トランジスタＴ５のコレクタに接続される
。トランジスタＴ５のベースはこの発明のバイアス発生
器１２により生じられる安定基準電圧■。、に接続され
る。トランジスタＴ５のエミッタはゲート電流を設定す
るために用いられるエミッタ抵抗器ＲＥを介し接地電位
に接続される。
反転出力信号Ｑを与える。抵抗器ＲＬＩとトランジスタ
Ｔ１のコレクタの接合は信号Ｑの補数である反転出力信
号Ｑを与える。トランジスタＴ１とＴ２の共通のエミッ
タは主電源流トランジスタＴ５のコレクタに接続される
。トランジスタＴ５のベースはこの発明のバイアス発生
器１２により生じられる安定基準電圧■。、に接続され
る。トランジスタＴ５のエミッタはゲート電流を設定す
るために用いられるエミッタ抵抗器ＲＥを介し接地電位
に接続される。
トランジスタＴ１のベースに与えられる入力信号Ａの論
理の揺れはあまり高くなるべきではなく、さもなければ
それは飽和状態になるであろう。これに反して、論理の
揺れはあまり低くなるべきではなく、さもなければノイ
ズマージンが減じられる。示される抵抗器の値に対し第
１Ｂ図の回路の人力論理の揺れは、伝搬時間の遅延を減
じる１５５℃の接合温度でおよそ３４０ｍＶである。基
準電圧■。、は基準トランジスタか入力トランジスタの
いずれかを介して流れる電流の量を制御するためにトラ
ンジスタＴ５にバイアスをかけるために用いられるので
、基準電圧ＶＣＳを与えるバイアス発生器がその高速の
動作を維持するためにこれらトランジスタの飽和を回避
することは重要である。したがって、温度、電力供給お
よびプロセス変化のせいである変化が最小である基準出
力電圧ＶＣＳを与えるバイアス発生器が必要である。
理の揺れはあまり高くなるべきではなく、さもなければ
それは飽和状態になるであろう。これに反して、論理の
揺れはあまり低くなるべきではなく、さもなければノイ
ズマージンが減じられる。示される抵抗器の値に対し第
１Ｂ図の回路の人力論理の揺れは、伝搬時間の遅延を減
じる１５５℃の接合温度でおよそ３４０ｍＶである。基
準電圧■。、は基準トランジスタか入力トランジスタの
いずれかを介して流れる電流の量を制御するためにトラ
ンジスタＴ５にバイアスをかけるために用いられるので
、基準電圧ＶＣＳを与えるバイアス発生器がその高速の
動作を維持するためにこれらトランジスタの飽和を回避
することは重要である。したがって、温度、電力供給お
よびプロセス変化のせいである変化が最小である基準出
力電圧ＶＣＳを与えるバイアス発生器が必要である。
ＣＭＬゲート回路のトランジスタＴ１またはＴ２のコレ
クタでの出力論理の揺れは、−５５℃ないし＋１５５℃
の動作温度範囲、±１０％の電力供給の揺らぎおよびプ
ロセス変化にわたり５ＱｍＶ以内に維持されるべきであ
る。トランジスタの接合温度は普通±１５５℃で作用し
ているので、この特定の動作温度での供給電位のせいで
ある変動に対して最小にされるようバイアス発生器を設
計することがさらに望ましい。
クタでの出力論理の揺れは、−５５℃ないし＋１５５℃
の動作温度範囲、±１０％の電力供給の揺らぎおよびプ
ロセス変化にわたり５ＱｍＶ以内に維持されるべきであ
る。トランジスタの接合温度は普通±１５５℃で作用し
ているので、この特定の動作温度での供給電位のせいで
ある変動に対して最小にされるようバイアス発生器を設
計することがさらに望ましい。
第３図では、第１Ｂ図のＣＭＬゲート回路のために基準
出力電圧Ｖ、Ｃ５を発生するための、この発明のバイア
ス発生器１２の概略回路図が示されている。バイアス発
生器１２は第１のトランジスタＱ２およびエミッタフォ
ロワトランジスタＱ１を含む。第１のトランジスタＱ２
はそのコレクタが第１の負荷抵抗器Ｒ１の一方の端部に
およびエミッタフォロワトランジスタＱ１のベースに接
続される。エミッタフォロワトランジスタＱ１のコレク
タは第２の負荷抵抗器Ｒ２の一方の端部に接続される。
出力電圧Ｖ、Ｃ５を発生するための、この発明のバイア
ス発生器１２の概略回路図が示されている。バイアス発
生器１２は第１のトランジスタＱ２およびエミッタフォ
ロワトランジスタＱ１を含む。第１のトランジスタＱ２
はそのコレクタが第１の負荷抵抗器Ｒ１の一方の端部に
およびエミッタフォロワトランジスタＱ１のベースに接
続される。エミッタフォロワトランジスタＱ１のコレク
タは第２の負荷抵抗器Ｒ２の一方の端部に接続される。
抵抗器Ｒ１およびＲ２の他方の端部は典型的には＋５．
０ボルトである供給電圧または電位ｖＣＣに接続される
。しかしながら、ＣＭＬ回路ではこの供給電位は、名目
＋５．０ボルトの±１０９６以内に降下するならば、受
容可能であると指定される。このように、供給電位■Ｃ
Ｃは＋４．５ボルトと＋５．５ボルトの範囲内にあり得
る。トランジスタＱ１のエミッタは出力ノードで安定基
準電圧ＶＣＳを与え、かつ補償抵抗器Ｒｘの一方の端部
に接続される。抵抗器Ｒｘの他方の端部は第１のトラン
ジスタＱ２のベースに接続される。
０ボルトである供給電圧または電位ｖＣＣに接続される
。しかしながら、ＣＭＬ回路ではこの供給電位は、名目
＋５．０ボルトの±１０９６以内に降下するならば、受
容可能であると指定される。このように、供給電位■Ｃ
Ｃは＋４．５ボルトと＋５．５ボルトの範囲内にあり得
る。トランジスタＱ１のエミッタは出力ノードで安定基
準電圧ＶＣＳを与え、かつ補償抵抗器Ｒｘの一方の端部
に接続される。抵抗器Ｒｘの他方の端部は第１のトラン
ジスタＱ２のベースに接続される。
第１のトランジスタＱ２のエミッタは抵抗器Ｒ３と、ダ
イオード接続されるトランジスタＱ３とからなる温度お
よび電圧補償回路部分に接続される。特に、トランジス
タＱ２のエミッタは抵抗器Ｒ３の一方の端部におよびト
ランジスタＱ３のコレクタおよびベースに接続される。
イオード接続されるトランジスタＱ３とからなる温度お
よび電圧補償回路部分に接続される。特に、トランジス
タＱ２のエミッタは抵抗器Ｒ３の一方の端部におよびト
ランジスタＱ３のコレクタおよびベースに接続される。
抵抗器Ｒ３の他方の端部およびトランジスタＱ３のエミ
ッタはともに接地電位に接続される。トランジスタＱ１
のエミッタは直列接続の、ダイオード接続されるトラン
ジスタＱ４およびエミッタ抵抗器Ｒ４からなる安定化回
路部分にさらに接続される。トランジスタＱ１のエミッ
タはトランジスタＱ４のコレクタおよびベースに接続さ
れる。トランジスタＱ４のエミッタは抵抗器Ｒ４の一方
の端部に接続され、さらに抵抗器Ｒ４の他方の端部は接
地電位に接続される。
ッタはともに接地電位に接続される。トランジスタＱ１
のエミッタは直列接続の、ダイオード接続されるトラン
ジスタＱ４およびエミッタ抵抗器Ｒ４からなる安定化回
路部分にさらに接続される。トランジスタＱ１のエミッ
タはトランジスタＱ４のコレクタおよびベースに接続さ
れる。トランジスタＱ４のエミッタは抵抗器Ｒ４の一方
の端部に接続され、さらに抵抗器Ｒ４の他方の端部は接
地電位に接続される。
一般に公知であるように、抵抗器Ｒ３は正の温度係数を
有し、一方トランジスタＱ３のベース・エミッタ電圧Ｖ
［ｌＥ３は負の温度係数を有する。
有し、一方トランジスタＱ３のベース・エミッタ電圧Ｖ
［ｌＥ３は負の温度係数を有する。
−５５℃ないし２０℃の低温では、トランジスタＱ３は
オフにされ、さらに抵抗器Ｒ３の正の温度係数は出力基
準電圧ＶＣＳの値を制御するであろう。さらに、制御さ
れかつ予め規定された温度Ｔでは、トランジスタＱ３は
オンにされ、その後でトランジスタＱ３の負の温度係数
は出力基準電圧ＶＣＳの値を制御するであろう。この予
め規定された温度Ｔまたはブレイクイン点は、その温度
でダイオード接続されるトランジスタＱ３の負の温度係
数が引き継いでゆくのだが、抵抗器Ｒ３の抵抗値の選択
により制御され得る。供給電圧変動のせいであるＣＭＬ
ゲート回路のトランジスタＴ２またはＴ１のコレクタで
の論理の揺れが最も高い動作温度で最小にされるように
、抵抗ｒｉＲ３の値を選択することは一般に好ましい。
オフにされ、さらに抵抗器Ｒ３の正の温度係数は出力基
準電圧ＶＣＳの値を制御するであろう。さらに、制御さ
れかつ予め規定された温度Ｔでは、トランジスタＱ３は
オンにされ、その後でトランジスタＱ３の負の温度係数
は出力基準電圧ＶＣＳの値を制御するであろう。この予
め規定された温度Ｔまたはブレイクイン点は、その温度
でダイオード接続されるトランジスタＱ３の負の温度係
数が引き継いでゆくのだが、抵抗器Ｒ３の抵抗値の選択
により制御され得る。供給電圧変動のせいであるＣＭＬ
ゲート回路のトランジスタＴ２またはＴ１のコレクタで
の論理の揺れが最も高い動作温度で最小にされるように
、抵抗ｒｉＲ３の値を選択することは一般に好ましい。
抵抗器Ｒ３の３．５キロオームの値に対し、供給電位の
せいである変動はおよそ３０ｍＶである。
せいである変動はおよそ３０ｍＶである。
トランジスタＱ２およびＱ３のエミッタ面積の比は５：
１であるように設定される。トランジスタＱ２のエミッ
タ面積は負荷トランジスタの面積の５倍であるように選
択されて出力ノードで基準電圧ＶＣ３に接続され、それ
によりそれのベース・エミッタ電圧の差を部分的に補償
する。トランジスタＱ１もまた、負荷トランジスタのた
めに駆＃電流を供給するために用いられるので、エミッ
タ面積が５倍である。このように、トランジスタＱ１の
電流能力を増加することにより、バイアス発生器のファ
ンアウト能力は改良される。安定化回路部分は設計レイ
アウトのために付加されている。これは基準電圧ＶＣＳ
が集積回路で、接続される各端部で平衡電圧に達するた
めに用いられる。
１であるように設定される。トランジスタＱ２のエミッ
タ面積は負荷トランジスタの面積の５倍であるように選
択されて出力ノードで基準電圧ＶＣ３に接続され、それ
によりそれのベース・エミッタ電圧の差を部分的に補償
する。トランジスタＱ１もまた、負荷トランジスタのた
めに駆＃電流を供給するために用いられるので、エミッ
タ面積が５倍である。このように、トランジスタＱ１の
電流能力を増加することにより、バイアス発生器のファ
ンアウト能力は改良される。安定化回路部分は設計レイ
アウトのために付加されている。これは基準電圧ＶＣＳ
が集積回路で、接続される各端部で平衡電圧に達するた
めに用いられる。
トランジスタＱ１およびＱ２は高い、共通エミッタの電
流増幅係数ベータ（Ｂ）を有することがまた仮定される
。トランジスタＱ２の高周波数遮断（電流利得−帯域幅
のｆａ）ｆｖは２ＧＨｚのオーダにあり、かつ負の真の
インピーダンスを有するので、補償抵抗器Ｒｘはそのよ
うな負のインピーダンスを回避するために付加されてい
る。
流増幅係数ベータ（Ｂ）を有することがまた仮定される
。トランジスタＱ２の高周波数遮断（電流利得−帯域幅
のｆａ）ｆｖは２ＧＨｚのオーダにあり、かつ負の真の
インピーダンスを有するので、補償抵抗器Ｒｘはそのよ
うな負のインピーダンスを回避するために付加されてい
る。
第３図のバイアス発生器回路は実質的に、標準的なシリ
コンＩＣ処理を用いる第１Ｂ図のＣＭ Ｌゲート回路を
含む同一のモノリシック集積回路の一部として示される
ように組立てられている。次のような代表値が用いられ
た。
コンＩＣ処理を用いる第１Ｂ図のＣＭ Ｌゲート回路を
含む同一のモノリシック集積回路の一部として示される
ように組立てられている。次のような代表値が用いられ
た。
抵抗器 値
Ｒ１１４キロオーム
Ｒ２５，８キロオーム
Ｒ３Ｂ、５キロオーム
Ｒ４６゜５キムオーム
Ｒｘ ３００オーム
第１Ｂ図のＣＭＬゲート回路では、負荷抵抗器ＲＬＩお
よびＲＬ２は２９１７．５オームの値を有し、さらにエ
ミッタ抵抗器ＲＥは４４９３．０オームの値を有する。
よびＲＬ２は２９１７．５オームの値を有し、さらにエ
ミッタ抵抗器ＲＥは４４９３．０オームの値を有する。
￥ｓ４図では、この発明のバイアス発生器１２により駆
動されるＣＭＬゲート回路１０の出力論理の揺れは抵抗
器公差、供給電圧および温度の変動の・関数で曲線Ａな
いしＤに示される。抵抗器ＲＬ１、ＲＬ２およびＲＥの
各々は４ミクロンの幅で構成されていた。抵抗器ＲＬＩ
およびＲＬ２での抵抗値の公差のパーセンテージは＋２
１，９および−１６，８であった。抵抗器ＲＥでの抵抗
値の公差のパーセンテージは＋１８．７および−１５６
０であった。曲線Ａは抵抗器の低い方の公差の値および
＋４．５ボルトの低い方の電力供給が用いられる一５５
℃ないし＋１５５℃の温度範囲にわたる出力論理の揺れ
を例示する。曲線Ｂは同じ温度範囲にわたるが抵抗器の
高い方の公差の値および＋４．５ボルトの供給電位が用
いられる出力論理の揺れを描いている。さらに、曲線Ｃ
は同じ温度範囲にわたるが抵抗器の低い方の公差の値お
よび＋５．５ボルトの高い方の供給電位が用いられる出
力の揺れを示している。最後に、曲線りは同じ温度範囲
にわたるが抵抗器の高い方の公差の値および＋５．５ボ
ルトの高い方の供給電位が用いられる出力論理の揺れを
示している。＋１５５℃出力の揺れが保持されたことが
わかる。
動されるＣＭＬゲート回路１０の出力論理の揺れは抵抗
器公差、供給電圧および温度の変動の・関数で曲線Ａな
いしＤに示される。抵抗器ＲＬ１、ＲＬ２およびＲＥの
各々は４ミクロンの幅で構成されていた。抵抗器ＲＬＩ
およびＲＬ２での抵抗値の公差のパーセンテージは＋２
１，９および−１６，８であった。抵抗器ＲＥでの抵抗
値の公差のパーセンテージは＋１８．７および−１５６
０であった。曲線Ａは抵抗器の低い方の公差の値および
＋４．５ボルトの低い方の電力供給が用いられる一５５
℃ないし＋１５５℃の温度範囲にわたる出力論理の揺れ
を例示する。曲線Ｂは同じ温度範囲にわたるが抵抗器の
高い方の公差の値および＋４．５ボルトの供給電位が用
いられる出力論理の揺れを描いている。さらに、曲線Ｃ
は同じ温度範囲にわたるが抵抗器の低い方の公差の値お
よび＋５．５ボルトの高い方の供給電位が用いられる出
力の揺れを示している。最後に、曲線りは同じ温度範囲
にわたるが抵抗器の高い方の公差の値および＋５．５ボ
ルトの高い方の供給電位が用いられる出力論理の揺れを
示している。＋１５５℃出力の揺れが保持されたことが
わかる。
第５図には、温度範囲にわたる出力電圧およびゲート電
流をリスト化している表が示されている。
流をリスト化している表が示されている。
表の左側は供給電位が＋４，５ボルトであるときの出力
電圧およびゲート電流を示し、さらに表の右側は供給電
位が＋５，５ボルトであるときの出力電圧およびゲート
電流を示している。さらに、各温度に対し、上の並びは
ＣＭＬゲート回路での抵抗器が負の！差の値を有すると
きの出力電圧およびゲート電流を示し、さらに下の並び
は抵抗器が正の公差の値を有するときの出力電圧および
ゲート電流を示している。再び、＋１５５℃の温度に対
し、出力の揺れは３４８ｍＶと３７９．４ｍＶの間での
み、すなわち２９．４ｍＶの差で変化することがわかる
。
電圧およびゲート電流を示し、さらに表の右側は供給電
位が＋５，５ボルトであるときの出力電圧およびゲート
電流を示している。さらに、各温度に対し、上の並びは
ＣＭＬゲート回路での抵抗器が負の！差の値を有すると
きの出力電圧およびゲート電流を示し、さらに下の並び
は抵抗器が正の公差の値を有するときの出力電圧および
ゲート電流を示している。再び、＋１５５℃の温度に対
し、出力の揺れは３４８ｍＶと３７９．４ｍＶの間での
み、すなわち２９．４ｍＶの差で変化することがわかる
。
この発明のバイアス発生器回路は先行技術に優る次のよ
うな利点を有する。
うな利点を有する。
（ａ） 振動に対し不感応である。
（ｂ） 減じられた数の回路構成要素を用いる。
（Ｃ） コンデンサの必要をなくシ、それによりより
より小さいチップ面積を占める。
より小さいチップ面積を占める。
次の詳細な説明から、この発明が広い温度範囲にわたる
供給電圧の変化から実質的に独立している出力基準電圧
を有する、ＣＭＬゲート回路で使用するためのバイアス
発生器回路を提供することがわかる。バイアス発生器は
低い方の温度で出力基準電圧を制御するための抵抗器お
よび高い方の温度で出力基準電圧を制御するためのダイ
オード接続されるトランジスタを含む。
供給電圧の変化から実質的に独立している出力基準電圧
を有する、ＣＭＬゲート回路で使用するためのバイアス
発生器回路を提供することがわかる。バイアス発生器は
低い方の温度で出力基準電圧を制御するための抵抗器お
よび高い方の温度で出力基準電圧を制御するためのダイ
オード接続されるトランジスタを含む。
好ましい実施例であると目下考えられているものが例示
されかつ説明されてきた一方で、この発明の真の範囲か
ら逸脱することなしに種々の変更および修正がなされ得
ることおよび同等物がそれの要素の代わりに用いられ得
ることが当業者には理解されるであろう。さらに、この
発明の中心的な範囲から逸脱することなしに特定の情況
または材料をこの発明の教示に適合させるために多くの
修正がなされ得る。それゆえ、この発明はこの発明を実
施するために実行された最良のモ・−ドとして開示され
た特定の実施例に制限されないこと、しかしこの発明は
前、掲の特許請求の範囲の範囲に入るすべての実施例を
含むことが意図されている。
されかつ説明されてきた一方で、この発明の真の範囲か
ら逸脱することなしに種々の変更および修正がなされ得
ることおよび同等物がそれの要素の代わりに用いられ得
ることが当業者には理解されるであろう。さらに、この
発明の中心的な範囲から逸脱することなしに特定の情況
または材料をこの発明の教示に適合させるために多くの
修正がなされ得る。それゆえ、この発明はこの発明を実
施するために実行された最良のモ・−ドとして開示され
た特定の実施例に制限されないこと、しかしこの発明は
前、掲の特許請求の範囲の範囲に入るすべての実施例を
含むことが意図されている。
第１Ａ図は従来のＥＣＬゲート回路の概略回路図である
。 第１Ｂ図は従来のＣＭＬゲート回路の概略回路図である
。 第２図は先行技術のバンドギャップ基準電圧発生器の概
略回路図である。 第３図はこの発明のＣＭＬバイアス発生器の概略回路図
である。 第４図は第３図のこの発明のバイアス発生器の動作を説
明するのに役立つ出力論理の揺れを例示するグラフであ
る。 第５図は温度および電力供給変化の関数でゲート電流お
よび揺れの電圧をリスト化する表である。 図において、１０はゲート回路、１２はバイアス発生器
である。 特許出願人 アドバンスト・マイクロ・ディバイシズ・
インコーボレーテッド
。 第１Ｂ図は従来のＣＭＬゲート回路の概略回路図である
。 第２図は先行技術のバンドギャップ基準電圧発生器の概
略回路図である。 第３図はこの発明のＣＭＬバイアス発生器の概略回路図
である。 第４図は第３図のこの発明のバイアス発生器の動作を説
明するのに役立つ出力論理の揺れを例示するグラフであ
る。 第５図は温度および電力供給変化の関数でゲート電流お
よび揺れの電圧をリスト化する表である。 図において、１０はゲート回路、１２はバイアス発生器
である。 特許出願人 アドバンスト・マイクロ・ディバイシズ・
インコーボレーテッド
Claims (10)
- （１）供給電位および温度変化から実質的に独立してい
る出力基準電圧を有する、電流モード論理ゲートととも
に使用するためのバイアス発生器回路であって、前記発
生器回路は そのコレクタが第１の負荷抵抗器を介し供給電位に接続
される第１のトランジスタと、 そのコレクタが第２の負荷抵抗器を介して供給電位に接
続されかつそのベースが前記第１のトランジスタのコレ
クタに接続される第２のトランジスタとを含み、 前記第２のトランジスタはそのエミッタが出力ノードに
結合されて出力基準電圧を発生し、さらにインピーダン
ス補償抵抗器を介して前記第１のトランジスタのベース
に接続され、 前記第１のトランジスタのエミッタに結合され、供給電
位および温度の変化の関数で前記出力基準電圧の変動を
最小にするための補償手段と、 前記第２のトランジスタのエミッタに結合され、平衡を
保つように出力基準電圧を維持するための安定化手段と
を含む、バイアス発生器回路。 - （２）前記バイアス発生器回路がモノリシック集積回路
の一部として形成される、特許請求の範囲第１項に記載
のバイアス発生器回路。 - （３）前記補償手段は第１のエミッタ抵抗器およびダイ
オード接続されるトランジスタから形成され、前記第１
のエミッタ抵抗器はその一方の端部が前記第１のトラン
ジスタのエミッタおよび前記第３のトランジスタのコレ
クタおよびベースに接続され、前記第３のトランジスタ
のエミッタは前記第１のエミッタ抵抗器の他方の端部お
よび接地電位に接続される、特許請求の範囲第１項に記
載のバイアス発生器回路。 - （４）前記安定化手段が第４のトランジスタおよび第２
のエミッタ抵抗器から形成され、前記第４のトランジス
タはそのコレクタおよびベースが前記第２のトランジス
タのエミッタに接続され、かつそのエミッタが前記第２
のエミッタ抵抗器の一方の端部に接続され、前記第２の
エミッタ抵抗器の他方の端部は接地電位に接続される、
特許請求の範囲第３項に記載のバイアス発生器回路。 - （５）前記第１および第３のトランジスタのエミッタ面
積の比が５：１である、特許請求の範囲第１項に記載の
バイアス発生器回路。 - （６）前記第２および第３のトランジスタのエミッタ面
積の比が５：１である、特許請求の範囲第５項に記載の
バイアス発生器回路。 - （７）出力基準電圧が−５５℃ないし＋１５５℃の温度
範囲にわたり供給電位の±１０％の変動で実質的に一定
である、特許請求の範囲第１項に記載のバイアス発生器
回路。 - （８）第１のエミッタ抵抗器の値が低い方の温度に対す
る出力基準電圧を決定し、さらに第３のトランジスタの
ベース・エミッタ電圧が高い方の温度に対する出力基準
電圧を決定する、特許請求の範囲第７項に記載のバイア
ス発生器回路。 - （９）前記第１および第２のトランジスタがＮＰＮバイ
ポーラトランジスタである、特許請求の範囲第１項に記
載のバイアス発生器回路。 - （１０）全てのトランジスタがＮＰＮバイポーラトラン
ジスタである、特許請求の範囲第４項に記載のバイアス
発生器回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US924,655 | 1978-07-14 | ||
| US06/924,655 US4734593A (en) | 1986-10-29 | 1986-10-29 | CML bias generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63133717A true JPS63133717A (ja) | 1988-06-06 |
| JPH0814776B2 JPH0814776B2 (ja) | 1996-02-14 |
Family
ID=25450499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62271572A Expired - Lifetime JPH0814776B2 (ja) | 1986-10-29 | 1987-10-26 | バイアス発生器回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4734593A (ja) |
| EP (1) | EP0266112B1 (ja) |
| JP (1) | JPH0814776B2 (ja) |
| AT (1) | ATE78941T1 (ja) |
| DE (1) | DE3780756T2 (ja) |
| ES (1) | ES2033872T3 (ja) |
| GR (1) | GR3005385T3 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5359684A (en) * | 1988-10-27 | 1994-10-25 | Omron Corporation | Optical lensed coupler for use with a planar waveguide |
| JP2008219678A (ja) * | 2007-03-07 | 2008-09-18 | Nec Corp | 出力レベル安定化回路及びそれを用いたｃｍｌ回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4945260A (en) * | 1989-04-17 | 1990-07-31 | Advanced Micro Devices, Inc. | Temperature and supply compensated ECL bandgap reference voltage generator |
| US5124586A (en) * | 1991-08-16 | 1992-06-23 | Sgs-Thomson Microelectronics, Inc. | Impedance multiplier |
| US5327028A (en) * | 1992-06-22 | 1994-07-05 | Linfinity Microelectronics, Inc. | Voltage reference circuit with breakpoint compensation |
| US6472908B1 (en) | 2000-02-03 | 2002-10-29 | Applied Micro Circuits Corporation | Differential output driver circuit and method for same |
| US6429691B1 (en) * | 2000-12-29 | 2002-08-06 | International Business Machines Corporation | Differential-input circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4892423U (ja) * | 1972-02-12 | 1973-11-06 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3555309A (en) * | 1967-11-03 | 1971-01-12 | Rca Corp | Electrical circuits |
| US3794861A (en) * | 1972-01-28 | 1974-02-26 | Advanced Memory Syst Inc | Reference voltage generator circuit |
| US3904951A (en) * | 1974-02-11 | 1975-09-09 | Ibm | Emitter coupled logic current reference source |
| US3937988A (en) * | 1974-04-05 | 1976-02-10 | Fairchild Camera And Instrument Corporation | Active termination network for clamping a line signal |
| US4061959A (en) * | 1976-10-05 | 1977-12-06 | Rca Corporation | Voltage standard based on semiconductor junction offset potentials |
| JPS5553924A (en) * | 1978-10-17 | 1980-04-19 | Hitachi Ltd | Semiconductor logic circuit |
| US4260911A (en) * | 1979-02-26 | 1981-04-07 | Precision Monolithics, Inc. | Temperature compensated switching circuit and method |
| US4339707A (en) * | 1980-12-24 | 1982-07-13 | Honeywell Inc. | Band gap voltage regulator |
| US4547881A (en) * | 1983-11-09 | 1985-10-15 | Advanced Micro Devices, Inc. | ECL Logic circuit with a circuit for dynamically switchable low drop current source |
| US4684880A (en) * | 1986-12-09 | 1987-08-04 | Trw Inc. | Reference current generator circuit |
-
1986
- 1986-10-29 US US06/924,655 patent/US4734593A/en not_active Expired - Lifetime
-
1987
- 1987-10-20 ES ES198787309249T patent/ES2033872T3/es not_active Expired - Lifetime
- 1987-10-20 AT AT87309249T patent/ATE78941T1/de not_active IP Right Cessation
- 1987-10-20 DE DE8787309249T patent/DE3780756T2/de not_active Expired - Fee Related
- 1987-10-20 EP EP87309249A patent/EP0266112B1/en not_active Expired - Lifetime
- 1987-10-26 JP JP62271572A patent/JPH0814776B2/ja not_active Expired - Lifetime
-
1992
- 1992-08-06 GR GR920401722T patent/GR3005385T3/el unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4892423U (ja) * | 1972-02-12 | 1973-11-06 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5359684A (en) * | 1988-10-27 | 1994-10-25 | Omron Corporation | Optical lensed coupler for use with a planar waveguide |
| JP2008219678A (ja) * | 2007-03-07 | 2008-09-18 | Nec Corp | 出力レベル安定化回路及びそれを用いたｃｍｌ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4734593A (en) | 1988-03-29 |
| ES2033872T3 (es) | 1993-04-01 |
| EP0266112A3 (en) | 1989-04-12 |
| DE3780756D1 (de) | 1992-09-03 |
| EP0266112A2 (en) | 1988-05-04 |
| DE3780756T2 (de) | 1993-01-21 |
| ATE78941T1 (de) | 1992-08-15 |
| EP0266112B1 (en) | 1992-07-29 |
| JPH0814776B2 (ja) | 1996-02-14 |
| GR3005385T3 (ja) | 1993-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847723B2 (ja) | アンテイカデンゲンカイロ | |
| JPH0121642B2 (ja) | ||
| JPH0727425B2 (ja) | 電圧発生回路 | |
| JPH0681013U (ja) | 電流源回路 | |
| JPS63133717A (ja) | バイアス発生器回路 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JP2758893B2 (ja) | 半導体装置の定電圧発生回路 | |
| JP2522587B2 (ja) | 基準電圧源回路 | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| JP3643389B2 (ja) | 定電圧回路 | |
| JPH0479166B2 (ja) | ||
| JPS6228087Y2 (ja) | ||
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
| JP2995935B2 (ja) | Ｃｍｌゲート回路 | |
| JP3778566B2 (ja) | 広い電源範囲に亘って動作するのに適した低電圧ＢｉＣＭＯＳデジタル遅延チェーン | |
| JPH04172508A (ja) | 半導体集積回路装置 | |
| JP3283910B2 (ja) | クランプ型電流電圧変換回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6333726B2 (ja) | ||
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPH0151207B2 (ja) | ||
| JPH088664A (ja) | 電流供給回路 |