SU570108A1 - Ячейка пам ти дл регистра сдвига - Google Patents

Ячейка пам ти дл регистра сдвига

Info

Publication number
SU570108A1
SU570108A1 SU7502186642A SU2186642A SU570108A1 SU 570108 A1 SU570108 A1 SU 570108A1 SU 7502186642 A SU7502186642 A SU 7502186642A SU 2186642 A SU2186642 A SU 2186642A SU 570108 A1 SU570108 A1 SU 570108A1
Authority
SU
USSR - Soviet Union
Prior art keywords
shift register
transistor
memory cell
key
gate
Prior art date
Application number
SU7502186642A
Other languages
English (en)
Inventor
Петр Николаевич Зуб
Евгений Иванович Семенович
Original Assignee
Предприятие П/Я Х-5737
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5737 filed Critical Предприятие П/Я Х-5737
Priority to SU7502186642A priority Critical patent/SU570108A1/ru
Application granted granted Critical
Publication of SU570108A1 publication Critical patent/SU570108A1/ru

Links

Landscapes

  • Static Random-Access Memory (AREA)

Description

I
Изобретение относитс  к вычислительной технике, в частности.к запоминающим устройствам.
Известны  чейки пам ти дл  регистров сдвига на МДП-транзисторах. Одни из Них отличаютс  высоким быстродействием и экономичны по потребл емой мощности, но слоны в эксплуатации, так как требуют большого количества тактовых импульсов .
Другие  чейки пам ти просты в эксплуа- таиии, но имеют сравнительно невысокое быстродействие и неэкономичныпо потребл емой мощности 2.
Наиболее близкой к изобретению  вл етс   чейка пам ти дл  регистра сдвига, содержаща  коммутирующий МДП- ранзистор и инвертор, выполненный на последовательно включенных нагрузочном и ключевом МДП-транзисторах причем затвор нагрузочного транзистора подключен к- шине тактового питани  З. Эта  чейка имеет невысокое быстродействие. Обусловлено это наличием на выходе каждого каскада большой паразитной емкости, представл ющей собой емкость затвор-канал ключевого тр н
зистора, а также малой крутизной характеристик нагрузочного транзистора, котора  должна быть в 1О-20 раз меньше крутизны характеристик ключевого транзистора дл обеспечени  на выходе каскада напр жени  логического О.
Цель изобретени  - повышение быстродействи   чейки.
Достигаетс  это тем, что в известной  чейке пам ти дл  |регистра сдвига исток коммутирующего МДП-транзистора подклк чен к затвору ключевого МДП-траизистора, а сток - к шине тактового питани .
На чертеже дана предлагаема   чейка,
Ячейка пам ти дл  регистра сдвига содержит нагрузочный МДИ-транзистор 1, ключевой МДП-транзистор 2, коммутирующий МДП-транзистор 3, шину питани  4, шину тактового питани  5, узловые емкости 6, 7 и 8. Кроме того  чейка имеет вход 9 и выход 10.
Предлагаема   чейка работает следующим образом. При подаче на вход 9 напр жени  логической Еоммутирук шй МДПтранзистор 3 открываетс , т.е. под его затвором индуцируетс  канал. Во врем  нарастани  на шине 5 тактового питани  напр жени  тактового импульса с помощью емкости затвор-канал коммутирующего МДП-транзистора 3 на узловую емкость 6 передаетс  дополнительное напр жение, в результате чего напр жение на затворе ком мутирующегос  МДП-ч-ранзистора 3 превышает напр жение тактового импульса. Поэтому во врем  действи  тактового импульса на шине 5 узлова  емкость 7 зар жаетс  до квлраженв  тактового импульса и от крыэавтс  ключевой МДП-транаистор 2. А Т|9К как крутизне характерЕхстик ключевого МДП транаистора 2 во много раз превышвет крутизну характеристик нагрузочного МДП-транаистора 1, то узлова  емкость 8 разр жаетс  черезЬткрыпгый; ключевой МДПтранзистор 2 на шиву питани  4, в на выходе 1О первого каскада устанавливаетс  вапр ж ше логического О, После олончавн  действи  тактового импульса на шине тактоворо питани  5 нагруэочйый МЯП-тр«1М зистор 1 аакрываетс  емкость 7 разр жает- с  через коммутврукшшй МДП- ранзистор S аа ншну 5 тактового питани , котора  в этс находитса под потенциалом, равным aoveasaaay обшей ишаы питанн , а на sMgoo ти 8 хранитс  нзор женве  огического О А0а (Я вч1ШМ; образом происходит и сдвиг  огич жсго . Таким образом, бдагсшар  подключению астока коммутирующего МДП-транзйстора к затвору ключвйого МДП-1)йнз0стора, а стока « k содтввтсчггу лаад тактозой ашне повышаетс  быстродействие  чейки пам ти регистра сдвига, так как уменьшаетс  паразитна  емкость на выходе каждого каскада из-за того, что площади затворов коммутирующих МДП-транзисторов меньше, чем .ключевых. Кроме того, зар д емкостей затворов ключевых МДП-транзисторов происходит быстрее, так как к5 утизна характеристик коммутирующих МДП-трб1нзисторов, через которые происходит зар д этих емкостей, выше, чем нагрузочных. Форму л а и 3 о б р е т е н и   Ячейка пам ти дл  регистра сдвига, содержаща  коммутирующий МДП-транзнстор в инвертор, выполненный на последовательно включенных нагрузочном н ключевом МДП-транзисторах, причем затвор МДПнйгруэочного ;транзистора подключен к шине тактового питани , отличаюиса с а тем, что, с целью повьшенн  быстродействв   чейка, в нейноток коммутирующего МДП-транзистора подключен к затвору Елючевого МДП.-транзистора, а сток к швне тактового питани . Источники информаци , прин тые во внимание прн экспертизе: . 1. Патент США, Ne3.678.29O, I. 307-205, 1972. .V. 2. Патент США. № 3.454.785, л. 307-221,1969. 3. Патент США, № 3.395.292, . 307-22li 1968.
SU7502186642A 1975-11-03 1975-11-03 Ячейка пам ти дл регистра сдвига SU570108A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7502186642A SU570108A1 (ru) 1975-11-03 1975-11-03 Ячейка пам ти дл регистра сдвига

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7502186642A SU570108A1 (ru) 1975-11-03 1975-11-03 Ячейка пам ти дл регистра сдвига

Publications (1)

Publication Number Publication Date
SU570108A1 true SU570108A1 (ru) 1977-08-25

Family

ID=20636366

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7502186642A SU570108A1 (ru) 1975-11-03 1975-11-03 Ячейка пам ти дл регистра сдвига

Country Status (1)

Country Link
SU (1) SU570108A1 (ru)

Similar Documents

Publication Publication Date Title
US4185321A (en) Semiconductor memory with pulse controlled column load circuit
US3852625A (en) Semiconductor circuit
GB1473568A (en) Mos control circuit
US4394586A (en) Dynamic divider circuit
SU570108A1 (ru) Ячейка пам ти дл регистра сдвига
CA1149473A (en) High voltage clock generator
SU550678A1 (ru) Регистр сдвига
GB1241746A (en) Buffer circuit for gating circuits
JPS5461450A (en) Flip flop circuit
SU641655A1 (ru) Управл емый инвертор на мдп-транзисторах
SU573884A1 (ru) Логический элемент "не"
SU503295A1 (ru) Ячейка пам ти дл регистра сдвига
SU416877A1 (ru)
SU706880A1 (ru) Элемент пам ти дл регистра сдвига
US4034238A (en) Field effect transistor information transfer circuit for use in storage register
SU739655A1 (ru) Динамический регистр сдвига
SU911692A1 (ru) Формирователь импульсов
US3706889A (en) Multiple-phase logic circuits
SU519763A1 (ru) Запоминающа чейка дл регистра сдвига
SU657594A1 (ru) Динамический триггер на моптранзисторах
RU1783579C (ru) Триггер
SU1080210A1 (ru) Динамический инвертор на МДП-транзисторах
SU762190A1 (ru) Усилитель считывания 1
SU680055A2 (ru) Ячейка пам ти дл регистра сдвига
SU641633A1 (ru) Триггер на мдп-транзисторах