SU550678A1 - Регистр сдвига - Google Patents
Регистр сдвигаInfo
- Publication number
- SU550678A1 SU550678A1 SU2107129A SU2107129A SU550678A1 SU 550678 A1 SU550678 A1 SU 550678A1 SU 2107129 A SU2107129 A SU 2107129A SU 2107129 A SU2107129 A SU 2107129A SU 550678 A1 SU550678 A1 SU 550678A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- bus
- capacitor
- logical
- output
- Prior art date
Links
Landscapes
- Shift Register Type Memory (AREA)
Description
чена ко второй обкладке двоичного МДП-коиденсатора 9, к стоку транзистора 6, к затворам транзисторов 3 и 7, к стоку транзистора 8 и к первой обкладке конденсатора 5, втора обкладка которого соединена со стоком транзистора 3. На чертеже поз. 15-18 - узловые емкости.
При подаче на информационный вход 11 логической «1 под затвором двоичного МДПконденсатора 4 индуцируетс канал, служащий одной из обкладок этого конденсатора. С по влением на шине 13 тактового импульса двоичный МДП-конденсатор 4 передает дополнительное напр жение на затвор транзистора 1, в результате чего затворное напр жение транзистора превышает напр жение тактового импульса. При этом открываютс транзисторы 1 и 2 и происходит зар д узловой емкости 16, т. е. на выход первой чейки передаетс логическа «1. По окончании тактового импульса на шине 13 транзистор 2 закрываетс , и на узловой емкости 16 хранитс логическа «1. Так как выход первой чейки соединен со входом второй чейки, то с по влением на шине 14 тактового импульса аналогично происходит передача логической «1 на выход второй чейки, который вл етс информационным выходом разр да. После этого необходимо «стереть логическую «1, хран щуюс на выходе первой чейки, т. е. разр дить узловую емкость 16 до потенциала общей шины питани . Дл этого используютс вспомогательный транзистор 3 и конденсатор 5. Во врем нарастани тактового импульса на шине 14 через конденсатор 5 происходит зар д узловой емкости 15. По достижении на затворе транзистора 3 напр жени порога он открываетс и происходит разр д узловой емкости 15 через открытый транзистор 3 на шину 13, котора в это врем находитс под потенциалом общей шины питани . Во врем спада тактового импульса на шине 14 узлова емкость 15 зар жаетс положительно. При этом сток транзистора 3 становитс положительным по отношению к подложке.
Сток транзистора 3 топологически расположен по отношению к истоку транзистора 2 так, что неосновные носители, инжектированные стоковой областью транзистора 3 в подложку , устремл ютс в направлении истоковой области транзистора 2. Возникает, так называемый , «бипол рный ток, который разр жает узловую емкость 16 до потенциала общей шины питани . После передачи логической «1 с выхода 12 разр да в следующий разр д аналогично происходит «стирание логической «1 на выходе разр да.
При поступлении на информационный вход 11 логического «О МДП-конденсатор 4 имеет минимальное значение емкости, из-за отсутстви канала под его затвором. Транзистор 1 с приходом тактового импульса на шину 13 не открываетс , и узлова емкость остаетс под
потенциалом общей шины питани , т. е. па выходе первой чейки хранитс логической «О. Так же происходит передача логического «О на выход второй чейки.
5 Дл надежного функционировани устройства спад тактового импульса на шине 13 должен опережать во времени нарастание тактового импульса на шине 14. Кроме того, топологически область стока транзистора 3 необходимо располагать как можно ближе к области истока транзистора 2 (минимальное рассто ние определ етс удвоенной шириной обедненной области /э-п-перехода истока при наибольшем обратном напр жении) и как
5 можно дальше от области истока транзистора 7. Соответственно, область стока транзистора 8 должна быть максимально приближена к области истока транзистора 7 и максимально удалена от области истока транзистора 2.
0 Таким образом, введение вспомогательного МДП-транзистора и конденсатора в каждую . чейку разр да предлагаемого регистра сдвига существенно увеличивает, по сравнению с известными, его быстродействие, так как отпа5 дает необходимость увеличени емкостей истоков управл ющих транзисторов, а следовательно , врем , необходимое дл разр да этих емкостей уменьшаетс . На фиг. 2 показаны диаграммы а и б -
0 тактовых импульсов соответственно на шинах 13 и 14; в - входного сигнала; г - сигналов на узловой емкости 15; д - сигналов на узловой емкости 16; е - сигналов на узловой емкости 17; ж - сигнала на выходе разр да.
Claims (2)
1. Патент США № 3395292, кл. 340-173, 1968.
2. Патент США № 3678290, кл. 340-173, 1972.
ll
11
:i:/fl
/7
НТ
в-
/5гЬ5
72
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2107129A SU550678A1 (ru) | 1975-02-18 | 1975-02-18 | Регистр сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2107129A SU550678A1 (ru) | 1975-02-18 | 1975-02-18 | Регистр сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
SU550678A1 true SU550678A1 (ru) | 1977-03-15 |
Family
ID=20610728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2107129A SU550678A1 (ru) | 1975-02-18 | 1975-02-18 | Регистр сдвига |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU550678A1 (ru) |
-
1975
- 1975-02-18 SU SU2107129A patent/SU550678A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3676717A (en) | Nonvolatile flip-flop memory cell | |
GB1377126A (en) | Charge couple circuits | |
US5521866A (en) | Non-volatile semiconductor memory device having floating gate | |
JPH0738583B2 (ja) | 半導体集積回路 | |
US3716723A (en) | Data translating circuit | |
US3852625A (en) | Semiconductor circuit | |
US5761132A (en) | Integrated circuit memory devices with latch-free page buffers therein for preventing read failures | |
US4455493A (en) | Substrate bias pump | |
SU550678A1 (ru) | Регистр сдвига | |
JPS6027118B2 (ja) | 半導体メモリ装置 | |
US3781831A (en) | Read only memory utilizing floating gate transistors and method of programming | |
SU570108A1 (ru) | Ячейка пам ти дл регистра сдвига | |
JP2515703B2 (ja) | Eeprom装置 | |
US3663835A (en) | Field effect transistor circuit | |
SU1345257A1 (ru) | Формирователь сигналов записи | |
SU491155A1 (ru) | Запоминающий элемент | |
SU535010A1 (ru) | Устройство выхода мдп интегральных схем на индикатор | |
SU416877A1 (ru) | ||
SU140271A1 (ru) | Одноходова феррит-транзисторна лини задержки (регистр сдвига) с промежуточным накоплением информации на конденсаторе | |
SU1112409A1 (ru) | Буферный усилитель (его варианты) | |
SU391608A1 (ru) | Диодно-емкостное запоминающее устройство | |
JPH0549238A (ja) | 半導体装置 | |
SU641633A1 (ru) | Триггер на мдп-транзисторах | |
JPS6050697A (ja) | 半導体集積回路 | |
SU1338024A1 (ru) | Формирователь сигнала выборки на МДП-транзисторах |