SU535010A1 - Устройство выхода мдп интегральных схем на индикатор - Google Patents

Устройство выхода мдп интегральных схем на индикатор

Info

Publication number
SU535010A1
SU535010A1 SU742075539A SU2075539A SU535010A1 SU 535010 A1 SU535010 A1 SU 535010A1 SU 742075539 A SU742075539 A SU 742075539A SU 2075539 A SU2075539 A SU 2075539A SU 535010 A1 SU535010 A1 SU 535010A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
indicator
mds
integrated circuits
transistor
Prior art date
Application number
SU742075539A
Other languages
English (en)
Inventor
Ю.В. Таякин
В.П. Сидоренко
А.Я. Сирота
Ю.В. Прокофьев
А.М. Копытов
Original Assignee
Предприятие П/Я Х-5737
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5737 filed Critical Предприятие П/Я Х-5737
Priority to SU742075539A priority Critical patent/SU535010A1/ru
Priority to US05/634,528 priority patent/US4034238A/en
Application granted granted Critical
Publication of SU535010A1 publication Critical patent/SU535010A1/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Radar Systems Or Details Thereof (AREA)

Description

времени с одним из тактовых имлульсов шины 10, который открьввает транзистор 4. При этом происходит разр д вмкости затвора транзистора 6, и транзистор 6 закрываетс . Од1новременно с этим iHa входную шину 9 пО|СТ)шает нова  и-нформади . Напр жение с входа передаетс  на затвор транзистора 2 через транзистор / во врем  действи  импульсов с ШИНЫ W. При исступлении ло№1ческого «О на входную шину 9 емкость затвора транзистора 2 и конденсатор 5 к концу та.ктового илтульса с шины 10 разр жаютс , транзистор 2 за1пираетс . В результате «мюульсы с транзистора 3 не проход т на .выход 7 товторител . При этом зар да емкости затвора транзистора 6 не происходит, и он остаетс  закрытым.
При поступлении логической «1 происходит зар д ем1кости затвора транзистора 2 и (Конденсатора 5. Транзистор 2 открызаетс  и пропускает И|М1иульсы с шины 11 на выход 7 повторител . Им.пульсы с выхода повтормтел  через транзистор 3 зар жают емкость затвора транзистора 6, который закрываетс .
Таким образом IB устройстве выхода МДП интегральных схем на индикатор мощность потребл етс  только на перезар дку емкостей, а также исключаетс  перекрытие по фронтам соседних (во вре-мени) импульсов включени  различных вы.ходов, так как включение и .выключение выходных трайзпсторОВ разнесено во времени.

Claims (2)

1.Букреез И. Н., Мансуров Б. М., Гор чев В. И. Мшчроэлектронные схемы цифровых устройств, М., «Советское радио, 1973, с. 254, PIDC. 7, ).
2.Кобболд Р. Теори  ai применение полевых транзисторов, «Энерги , Л., 1975, с. 254, рис. 156.
Ч
41
SU742075539A 1974-11-29 1974-11-29 Устройство выхода мдп интегральных схем на индикатор SU535010A1 (ru)

Priority Applications (2)

Application Number Priority Date Filing Date Title
SU742075539A SU535010A1 (ru) 1974-11-29 1974-11-29 Устройство выхода мдп интегральных схем на индикатор
US05/634,528 US4034238A (en) 1974-11-29 1975-11-24 Field effect transistor information transfer circuit for use in storage register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU742075539A SU535010A1 (ru) 1974-11-29 1974-11-29 Устройство выхода мдп интегральных схем на индикатор

Publications (1)

Publication Number Publication Date
SU535010A1 true SU535010A1 (ru) 1978-09-30

Family

ID=20600870

Family Applications (1)

Application Number Title Priority Date Filing Date
SU742075539A SU535010A1 (ru) 1974-11-29 1974-11-29 Устройство выхода мдп интегральных схем на индикатор

Country Status (2)

Country Link
US (1) US4034238A (ru)
SU (1) SU535010A1 (ru)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4250406A (en) * 1978-12-21 1981-02-10 Motorola, Inc. Single clock CMOS logic circuit with selected threshold voltages
US4958085A (en) * 1987-10-30 1990-09-18 Canon Kabushiki Kaisha Scanning circuit outputting scanning pulse signals of two or more phases

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506851A (en) * 1966-12-14 1970-04-14 North American Rockwell Field effect transistor driver using capacitor feedback
US3514765A (en) * 1969-05-23 1970-05-26 Shell Oil Co Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories
US3648063A (en) * 1970-01-28 1972-03-07 Ibm Modified storage circuit for shift register

Also Published As

Publication number Publication date
US4034238A (en) 1977-07-05

Similar Documents

Publication Publication Date Title
US3999081A (en) Clock-controlled gate circuit
SU535010A1 (ru) Устройство выхода мдп интегральных схем на индикатор
GB1459951A (en) Shift registers
US4572974A (en) Signal-level converter
GB1448519A (en) Dynamic shift register
GB1364799A (en) Field effect transistor circuits for driving capacitive loads
GB1468921A (en) Circuits including field-effect transistors
US4016430A (en) MIS logical circuit
GB1241746A (en) Buffer circuit for gating circuits
SU570108A1 (ru) Ячейка пам ти дл регистра сдвига
SU416877A1 (ru)
US3663835A (en) Field effect transistor circuit
SU680055A2 (ru) Ячейка пам ти дл регистра сдвига
SU663111A1 (ru) Динамический элемент
SU413629A1 (ru)
SU661797A1 (ru) Устройство согласовани на мпд-транзисторах
ES393602A1 (es) Circuito semiconductor.
SU552705A1 (ru) Счетчик импульсов на мдп-транзисторах
SU482012A1 (ru) Импульсный усилитель мощности на мдп транзисторах
SU641655A1 (ru) Управл емый инвертор на мдп-транзисторах
SU1051690A1 (ru) @ -Триггер
SU458099A1 (ru) Буферное устройство на мдп-транзисторах
SU1338024A1 (ru) Формирователь сигнала выборки на МДП-транзисторах
SU1238230A1 (ru) Формирователь импульсов
SU387502A1 (ru) Мультиви'братор на мдп транзисторах