SU661797A1 - Устройство согласовани на мпд-транзисторах - Google Patents

Устройство согласовани на мпд-транзисторах

Info

Publication number
SU661797A1
SU661797A1 SU731956679A SU1956679A SU661797A1 SU 661797 A1 SU661797 A1 SU 661797A1 SU 731956679 A SU731956679 A SU 731956679A SU 1956679 A SU1956679 A SU 1956679A SU 661797 A1 SU661797 A1 SU 661797A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
transistors
repeater
gate
capacitor
Prior art date
Application number
SU731956679A
Other languages
English (en)
Inventor
Станислав Алексеевич Моралев
Владимир Павлович Сидоренко
Александр Яковлевич Сирота
Юрий Владимирович Прокофьев
Юрий Васильевич Таякин
Original Assignee
Предприятие П/Я Х-5737
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5737 filed Critical Предприятие П/Я Х-5737
Priority to SU731956679A priority Critical patent/SU661797A1/ru
Application granted granted Critical
Publication of SU661797A1 publication Critical patent/SU661797A1/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Description

(54) УСТРОЙСТВО СОГЛАСОВАНИЯ НА МДП-ТРАНЗИСТОРАХ
Изобретение относитс  к областиГ цифровой вычислительной техники и может быть использовано дл  согласовани  системна МДП-транзисторах с индикаторными устройствами и многофазными МДП-системами. .Известны устройства согласовани  выполненные на полевых транзистоpax 1 . Наиболее близким по технической сущности к изобретению  вл етс  устройство согласовани  на МДП-транзисторах , содержащее инвертор, парафазный выходной каскад и динамический повторитель 2. Недостатком этого устройства  вл етс  больша , потребл ема  мощность. Целью изобретени   вл етс  уменьшение потребл емой мощности за счет исключени  протекани  сквозных токов Эта цель достигаетс  тем, что устройство согласовани  на МЛП-транзисторах ,Содержащее инвертор на посл довательно включённых транзисторах, динамический повторитель, состо щий из входного тактируемого транзистора подключенного затвором ко второй шине тактовых импульсов, а истоком к затвору выходного транзистора повторител , и конденсатора, подключенного между затвором и стоком выходного транзистора повторител , исток которого подключен к первЫй шине тактовых импульсов, а сток - к пр мому входу парафазного выходного каскада на двух последовательно включенных транзисторах, введен дополнительный динамический повторитель, тактируе уый транзистор которого подключен затвором к первой шине тактовых импульсов , выходной транзистор повторител  подключен стоком ко второй шине тактовых импульсов, а истоком через зар дный транзистор к инверсному входу парафазного к.аскада и стоку тактирующего транзистора инвертора, соединенного истоком со стоком ключево- го транзистора, инвертора и выводом конденсатора, подключенного другим выводом к затвору тактирующего транзистора и первой шине тактовых импульсов . На фиг, 1 представлена принципиальна  электрическа  схема устройства; на фиг 2-- временна  диаграмма, по сн юща  его работу. . Устройство содержит общий дл  нескольких устройств согласовани  динамический повторитель на транзисторах 1 и 2, и конденсаторе 3, инвертор на транзисторах 4-7 и конденсаторе 6, парафазный выходной каскад на транзисторах 8 и 9 и входной динамический повторитель на транзисторах 10, 11 и конденсаторе 12,
Устройство работает следующим образом.
На вход допо1лнительного Динамического повторител  поступает логический сигнал переключени  засветки знаков индикации,вьфабатывае ый в логической МДП-сйстеме.
При 1 на входе дополнительного повторител  в6 врем  импульса Ф1 конденсатор 3 зар жаетс  через транзисторы 1,2. По окончании импульса Ф1 во врем  импульса Ф2 вентильный транзистор 2 остаетс  открытым благодар  сохранению зар да на конденсаторе 3. При этом на выход повторител  проходит импульс Ф2 полной амплитуды (импульс сканировани ).
При О на входе дополнительного повторител  во врем  импульса Ф1 конденсатор 3 разр жаетс  через транзисторы 1 и 2, и по окончании разр да транзистор 2 закгмлваетс  По окончании импульса Ф1 во врем  действи  импульса Ф2 вентильный транзистор остаетс  закрытым, а импульс Ф2 на выхо повторител  не проходит.
Во врем  действи  импульса сканировани  на выходе повторител  зар жаетс  ёмкость затвора транзистора 8 через зар дный транзистор 4. Транзистор 8 открываетс , что соответствует выключений засветки индикации. Транзистор 9 при этом закрыт.
Напр жение совхода Г устройства передаётс  во врем  дейСтвй1Я импульсов Ф2 на затвор, транзистора 11 Через транзистор 10,
При О на входе 1 устройства во врем  действи  импульса Ф1 транзисторы 11, 9 и 7 закрыты, т.е. зар д на емкос;тй Затвора трайзйстора 8 сохран етс  до следующего импульса :,с анир6вани ,| и в течение этого временитранзистор 9 остаетс  открытым.
При на входе I устройства во врем  действи  импульсов Ф1 ем- кость затвора транзистора 8 разр жаетс , он закрываетс , что соответствует разрешений зайветки индикации по данному выходу до следующего импульса сканировани . При этом во врем  импульсов Ф1 открываютс  транзисторы 11 и 9, подключа  к выход/ II ус . ройства напр жение источника питани
:Е. ,
Конденсатор 12 служит дл  более полнойпередачи напр жени  импульса Ф1 на затвор транзистора 9, конденсатор 6 - дл  предотвращени  паразитного съема зар да емкости затвора транзистора 8 во врем  действи  импульсов Ф1 при закрытом транзисторе 7. .
Таким образом, в описанном устростве МОЩНОСТЬ рассеиваетс  только н перезар д емкостей.

Claims (2)

1.Букреев И.Н и др. Микроэлектроные схемы цифровых устройств, М., Сов. радио , 1973., с. 37.
2.Патент США 3601624, Н 03 К 17/60, опублик. 1971.
.Ф2
I
rjqnruiTjnnqqr
Ф1
Ю
Фг
Вход
dono Hunte/niнога noSmo- О
ригпе/7(
Ицпу/ ьсЬ1 CHOffupoSoни О
т о
tt
t
SU731956679A 1973-09-03 1973-09-03 Устройство согласовани на мпд-транзисторах SU661797A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU731956679A SU661797A1 (ru) 1973-09-03 1973-09-03 Устройство согласовани на мпд-транзисторах

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU731956679A SU661797A1 (ru) 1973-09-03 1973-09-03 Устройство согласовани на мпд-транзисторах

Publications (1)

Publication Number Publication Date
SU661797A1 true SU661797A1 (ru) 1979-05-05

Family

ID=20563801

Family Applications (1)

Application Number Title Priority Date Filing Date
SU731956679A SU661797A1 (ru) 1973-09-03 1973-09-03 Устройство согласовани на мпд-транзисторах

Country Status (1)

Country Link
SU (1) SU661797A1 (ru)

Similar Documents

Publication Publication Date Title
US3393325A (en) High speed inverter
GB1309683A (en) Bipolar output buffer
KR890005995A (ko) 바이폴라-상보형 금속 산화물 반도체 인버터
GB1459951A (en) Shift registers
SU661797A1 (ru) Устройство согласовани на мпд-транзисторах
US3651334A (en) Two-phase ratioless logic circuit with delayless output
KR940003179A (ko) 데이터 아웃 버퍼 회로
GB1275598A (en) Transistor inverter circuit
GB1364799A (en) Field effect transistor circuits for driving capacitive loads
EP0059722A1 (en) SYNCHRONIZED IGFET LOGIC CIRCUIT.
GB1468921A (en) Circuits including field-effect transistors
US4902919A (en) Inverting latching bootstrap driver with Vdd *2 booting
SU535010A1 (ru) Устройство выхода мдп интегральных схем на индикатор
GB1487099A (en) Electric exposure time computation circuit for a camera
SU771874A1 (ru) Выходное устройство
SU547970A1 (ru) Выходное устройство на мдп транзисторах
SU1080210A1 (ru) Динамический инвертор на МДП-транзисторах
SU1101863A1 (ru) Сумматор
SU1644222A1 (ru) Дешифратор
SU503295A1 (ru) Ячейка пам ти дл регистра сдвига
SU369717A1 (ru) Счетный триггер на мдн-транзисторах
SU622204A1 (ru) Буферное устройство
SU792568A1 (ru) Однотактный динамический инвертор
SU1014146A1 (ru) Устройство выдержки времени
SU663111A1 (ru) Динамический элемент