SU503295A1 - Ячейка пам ти дл регистра сдвига - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано при разработке и изготовлении распределителей имнульсов , сдвиговых и накопительных регистров .

Известна  чейка пам ти дл  регистра сдвига , содержаща  два инвертора, выполненные на МДП транзисторах, и два тактовых МДП транзистора, затвор из которых подключен к соответствующей тактовой машине.

Известна  схема обладает такими недостатками , как большой величиной напр жени  иарафазных тактовых импульсов, большой потребл емой мощностью при работе последовательно соединенных элементов в режиме распределени  импульсов по различным каналам св зи, низкой частотой.распределени  импульсов по каналам св зи.

Дл  улучшени  эксплуатационных характеристик предлагаема   чейка содержит два конденсатора св зи, перва  обкладка каждого из которых подключена к стоку МДП транзистора соответствующего инвертора, втора - к стоку соответствующего тактового транзистора и к затвору МДП транзистора последующего инвертора, а истоки тактовых МДП транзисторов подключены к шине нулевого потенциала.

На чертеже представлена  чейка регистра сдвига.

Предлагаема   чейка сдвигового регистра построена на МДП транзисторах 1-6. Первые (ключевые) транзисторы 2 и 4 и вторые (нагрузочные) транзисторы и 3попарно об; разуют два инвертора, включенные последовательно . К затвору первого (ключевого) транзистора 2 и стоку тактового транзистора

5подключена одна обкладка конденсатора св зи 7, а к затвору первого (ключевого) транзистора 4 и стоку тактового транзистора

6- обкладка второго коиденсатора св зи 8. Вторые обкладки конденсаторов св зи 7 и 8 соединены, соответственно, с входной 9 шиной  чейки и со стоком ключевого транзисто)а 2. Затворы и стоки вторых (нагрузочных) транзисторов 1 и 3 соединены с шиной 10 источника питани , а истоки ключевых транзисторов 2 и 4, тактовых траизисторов 5 и 6- с общей шиной 11 источников напр жени . Затворы тактовых транзисторов 5 и 6 соединены с тактовыми шинами 12 и 13 источников фазовых HMnyvTbcoB. Сток транзистора 4 соединен с выходной шиной 14  чейки. Позици ми 15, 16 обозначены емкости сток-затвор транзисторов 2 и 4, соответственно, а позици ми 17, 18 - выделенные узлы схемы, 19 - выход первого инвертора.

Ячейка регистра сдвига работает следующим образом.

Если на вход 9  чейки не поступают импульсы напр жени , то оба инвертора закрыты и потреблени  схемой энергии от источника питани  отсутствует. Если на входе 9 действует посто нное высокое (здесь и далее речь идет лишь об абсолютной величине напр жени ) напр жение, то в узле 17 - посто нное низкое напр жение за счет периодического подключени  узловой емкости к общей шине 11 источников напр жени . Если на вход 9 поступает низкий уровень напр жени , то в тот момент, когда транзистор 5 закрыт, ннзкий уровень напр жени  мен етс  на высокий . Этот перепад папр жени  передаетс  через копденсатор св зи 7 на затвор транзистора 2 и отпирает его. Таким образом, за половину периода действи  парафазного напр жени  на шинах 12 и 13 импульс низкого уровн  напр жени  распростран етс  от входа 9 до выхода 19. Высокий потенциал в узле 17 сохран етс  до нрихода фазного напр жени  на затвор тактового транзистора 5, после чего в узле 17 устанавливаетс  низкий потенциал , а на выходе 19 первого инвертора - высокий потенциал, который передаетс  через конденсатор св зи 8 в узел 18,  вл ющийс  входным дл  второго инвертора. При этом на затворе транзистора 6 низкий потенциал, и высокое напр жение во входном узле 18 хранитс  до прихода импульса высокого напр жени  на шину 13. Высокому потенциалу на входном узле 18 соответствует низкий потенциал на выходной шине 12. Таким образом, «нулевой импульс (имиульс положительной пол рности по отношению к источнику отрицательного напр жени  продвигаетс  за один период тактового сигнала со входа на выход  чейки сдвигового регистра, а за нолпериода - со входа до выхода первого инвертора). Хранение информации во входных узлах 17 и 18 инверторов осуществл етс  за счет емкости этих узлов относительно подложки, к которой подключена обща  щина источников.

Информаци  на выходах и входах инверторов  вл етс  истинной в момент, когда на затворе соответствующего тактового транзистора нулевой потенциал. Дл  разр да емкостей входных узлов достаточно, чтобы амплитуда напр жени  нарафазных импульсов на шинах 12 и 13 несколько превышала пороговое напр жение транзисторов. При работе последовательной цепи  чеек сдвига в режиме распределени  импульсов по каналам св зи необходимо установить начальное состо ние всех элементов сразу же после включени  источника питани . Дл  этого достаточно одновременно с включением питани  подать высокий по абсолютной величине потенциал по двум тактовым шинам 12 и 13 одновременно. Так как в предлагаемой  чейке импульс перемещаетс  со входа одного инвертора на вход

5 другого за каждый полупериод тактового сигнала, то данна   чейка может быть использована в качестве распределител  импульсов по двум каналам св зи.

Элементом распределител  импульсов  вл етс  половина  чейки сдвигового регистра (инвертор с соответствующим конденсатором св зи и тактовЫлМ транзистором), при этом частота распределени  импульсов по каналам вдвое выше тактовой частоты.

5 Характерным дл  схемы распределител  импульсов  вл етс  то, что при любом количестве последовательно включенных « чеек распределени  потребл ет энергию только одна из  чеек, в которой инвертор открыт.

Claims (1)

1. Формула изобретени 

   Ячейка пам ти дл  регистра сдвига, содержаща  два инвертора, выполненные на МДП

   5 транзисторах, и два тактовых МДП транзистора , затвор каждого из которых подключен к соответствующей тактовой шине, отличающа с  тем, что, с целью улучщени  эксплуатационных характеристик, она содержит

   0 два конденсатора св зи, перва  обкладка каждого из которых подключена к стоку МДП транзистора соответствующего инвертора, втора - к стоку соответствующего тактового транзистора и к затвору МДП транзистора

   5 последующего инвертора, а истоки тактовых МДП транзисторов подключены к шине нулевого потенциала.