SU458099A1

SU458099A1 - Буферное устройство на мдп-транзисторах

Info

Publication number: SU458099A1
Application number: SU1956417A
Authority: SU
Inventors: Владимир Павлович Сидоренко; Александр Яковлевич Сирота; Юрий Владимирович Прокофьев; Юрий Васильевич Таякин
Original assignee: Предприятие П/Я Х-5737
Priority date: 1973-08-09
Filing date: 1973-08-09
Publication date: 1975-01-25

Description

1

Изобретение относитс к имлульспой технике .

Известно буферное устройство на МДПтранзисторах , содержащее инвертор с неперекрывающимис |фазами, инвертор с предзар дом , предвыходной и выходной каскады.

Целью изобретени вл етс повышение бы-стродействи и расширение функциональных возможностей.

Дл этого вход устройства соединен с входа .ми о:боих инверторов, а выход инвертора с неперекрывающимис фазами соединен с затвором разр дного транзистора выходного каскада, исток которого соединен с общим выводом, а сток - с выходом устройства, рричем выход инвертора с предзар дом соединен с затворами разр дных тран зисторов предвыходного каскада, истоки которых соединены с общей шиной, сток первого разр дного транзистора соединен с истоком первого зар дного транзистора, сток и затвор которого соединены с первой шиной импульсного наир жени , и € затвором второго зар дного транзистора, сток которого соединен с второй щиной импульсного напр жени , а между его истоком и затвором включен конденсатор положительной обратной св зи, причем исток второго зар дного транзистора соединен -со стоком второго разр дного транзистора и с затвором зар дного транзистора выходного каскада, сток

которого соединен с источником посто нного напр жени , а исток - с выходом устройства. Кроме того, исток первого разр дного транзистора соединен с первой шиной импульсного напр жени .

Изобретение по снено чертежами.

На фиг. 1 приведена принципиальна электрическа схема устройства; на фиг. 2- последовательность фаз, необходима дл работы устройства.

Буферное устройство иа МДП-транзисторах содержит входной инвертор с неперекрывающимис фазами на транзисторах 1-3, инвертор с предзар дом на транзисторах 4-6 и конденсаторе обратной св зи 7, предвыходной каскад на транзисторах 8-11 и конденсаторе обратной св зи 12 и выходной каскад на транзисторах 13, 14.

Устройство работает следующим образом. Импульсом фазы Ф™ зар жаетс конденсатор 7 через транзисторы 4 и 6. Одновременно импульсом фазы Фk зар жаетс конденсатор 12 через зар дные транзисторы 8, 10 и разр жаетс распределенный копденсатор нагрузки через транзистор 14.

Транзистор 13 закрыт, так как напр жение на его затворе прив зано к уровню зе.мли фазы Ф; через открытый транзистор 10.

В случае, если иосле действи фазы Ф,„ иапр жение иа входе устройства соответствует состо нию «логической 1, затвор транзистора 14 разр жаетс в интервале времени сдвига фазы Фг и Ф (тс) через транзисторы 2 и 3 и транзистор 14 закрываетс . Во врем действи имлульса фазы Ф напр жение фазы передаетс на затвор транзистора 13 через открытый транзистор 10, транзистор 13 открываетс и зар жает емкость нагрузки до уровн «логической 1. Конденсатор положительной обратной св зи 12 служит дл более полной передачи напр жени фазы на затвор транзистора. В случае, если после действи фазы Фт напр жение на входе устройства соответствует состо нию «логического О, затворы первого и второго разр дных транзисторов 9, 11 зар жаютс через открытый транзистор 5 и транзисторы открываютс . Конденсатор положительной обратной св зи 7 служит дл ускорени пропесса зар да затворов транзисторов 9, Ы и более полной передачи напр жени питани . Во врем паузы между импульсами фаз Фk и Ф-,- конденсатор 12 разр жаетс через открытые транзисторы 9, 11. Транзисторы 10, il3 закрыты, и выход буфера прив зан к уровню земли через открытый транзистор 14. Предмет изобретени 1. Буферное устройство на МДП-транзисторах , содержащее инвертор с неперекрывающимис фазами, инвертор с предзар дом, пред ,рыходной и выходной каскады, отличающеес тем, что, Сщелью повышени быстродействи и расширени функциональных возможностей , вход устройства соединен с входами обоих инверторов, а выход инвертора с неперекрывающимис фазами соединен с затвором разр дного транзистора выходного каскада, исток которого соединен с общим выводом, а сток - с выходом устройства, лричем выход инвертора с предзар дом соединен с затворами разр дных транзисторов лредвыходного каскада, истоки которых соединены с общей шиной, сток первого разр дного транзистора соединен с истоком первого зар дного транзистора, сток и затвор которого соединены с первой шиной импульсного напр жени , и с затвором второго зар дного транзистора, сток которого соединен с второй шиной импульсного напр жени , а между его истоком и затвором включен конденсатор положи- тельной обратной св зи, причем исток второго зар дного транзистора соединен со стоком BTOpioro разр дного транзистора и с затвором зар дного транзистора выходного каскада, сток которого соединен с источником посто ного напр жени , а исток - с выходом устройства. 2. Устройство по п. 1, отличающеес тем, исток первого разр дного транзистора соединен с первой шиной импульсного напр жени .