SU1238230A1 - Формирователь импульсов - Google Patents

Abstract

Изобретение относитс  к области электроники и может быть использовано в запоминающих устройствах и цифровых схемах на МДП-транзисторах. Цель изобретени  - повышение быстродействи  - достигаетс  за счет ускорени  перезар да формирующего конденсатора через более открытый транзистор. Формирователь импульсов содержит: МДП-транзисторы 1 -17, конденсаторы 18-21, шины - входную 22, управл ющую 23, бутстрапную 24, питани  25, общую 26 и выходную 27. В исходном состо нии на шинах 22, 24 и 27 формируетс  низкий потенциал, на щине 28 - высокий. Транзисторы 1, 2, 3, 7, 8, 9, 10, 12 и 13 открыты , остальные транзисторы закрыты. Конденсаторы 19, 20 и 21 зар жены до высокого потенциала. Конденсатор 18 разр жен. В описании изобретени  по сн етс  работа формировател  дл  случа  N-канальных МДП- транзисторов. Формирователь обладает повышенным быстродействием при установлении логической единицы на выходной щине относительно сигнала на входной щине по сравнению с базовым объектом. 1 ил. 25 & (Л ГС со 00 к 00

Description

Изобретение относитс  к электронике и может быть использовано в ЗУ и цифровых схемах на МДП-транзисторах.

Цель изобретени  - повышение быстродействи  устройства путем ускорени  перезар да формирующего конденсатора через более открытый транзистор.

На чертеже представлена принципиальна  схема формировател  импульсов.

Затворы транзисторов 1 и 2 соединены с истоком транзистора 3, сток транг стора 1 соединен с истоком транзистора 4 и с затвором транзисторов 5 и 6, сток транзистора 7 соединен с затвором транзигторч 4, затвор транзистора 8 соединен с истоком транзистора 9 и со стоком транзистора 6, затворы транзисторов 9 и 10 объединены, сток транзистора 11 соединен с затвором транзистора 12 и с истоком транзистора 13, сток транзистора 12 соединен с истоком транзистора 14, затвор и исток транзистора 15 соединены со стоком транзистора 16 и с затворами транзисторов 9 и 10, сток транзистора 17 соединен с истоком транзистора 3, конденсатор 18 включен между затвором и истоком транзистора 4, конденсатор 19 соединен с истоками транзисторов 8 и 5, конденсатор 20 - с истоком транзистора 10 и затвором транзистора 16, конденсатор 21 включен между затвором и стоком транзистора 12, затворы транзисторов 16 и 17 соединены с входной шиной 22, затворы транзисторов 3, 7 и 13 соединены с управл ющей шиной 23, затвор транзистора 14 соединен с бутстрапной шиной 24, стоки транзисторов 3, 5, 8, 9, 10, 13 и 15 соединены с шиной питани  25, истоки транзисторов 1, 2, 6, 7, 11, 16 и 17 соединены с обшей шиной 26, исток транзистора 5 соединен с выходной шиной 27.

В исходном состо нии на входной шине 22, бутстрапной шине 24, выходной шине 27 низкий потенциал, на управл ющей шине 23 - высокий потенциал.

Транзисторы 1, 2, 3, 7, 8, 9, 10, 12 и 13 открыты, транзисторы 4, 5, 6, 11, 14, 16 и 17 закрыты, конденсаторы 19-21 зар жены до высокого потенциала, конденсатор 18 разр жен .

На управл ющую шину 23 подаетс  низкий логический уровень. Затем на бутстрап- ную шину 24 подаетс  высокий потенциал, превышающий напр жение питани . С минимальной задержкой или одновременно с этим сигналом подаетс  высокий логический уровень на входную шину 22. При этом потенциал затворов транзисторов 9 и 10 снижаетс  до низкого логического уровн  и они закрываютс , а потенциал истока транзистора 10 и обкладки конденсатора 20 с вольтдобавкой относительно напр жени  питани  поступает через транзисторы 14 и 12 на затвор транзистора 4 и конденсатор 18, зар жа  их до бутстрапного напр жени . Одновременно на затворах транзисторов 1 и 2 устанавливаетс  низкий

5

потенциал и закрывает их. Открываетс  транзистор 4, начинаетс  перераспределение зар да конденсатора 19 через транзистор 4 на затворы транзисторов 5, 6 и 11. Транзистор 5 открываетс , начинает зар жать выходную щину 27 и через конденсатор 19 положительной обратной св зи повышает потенциал затвора транзистора 5 до уровн , превышающего напр жение питани . При этом потенциал затвора транзистора 4 пре вышает потенциал затвора транзистора 5 из- за бутстрапного конденсатора 18. Транзисторы 6 и 11 также открываютс  и снижают потенциалы затворов транзисторов 8 и 12, закрыва  их. Быстродействие данного

J формировател  определ етс  задержкой между сигналами на шинах 22 и 24, котора  может быть равна нулю. В этом случае , когда начнетс  зар д затвора транзистора 4 и через этот транзистор - затвора транзистора 5, одновременно происходит

0 дозар д затвора транзистора 4 до бутстрапного напр жени , определ емого величиной зар да на конденсаторе 20. Втора  составл юща  задержки обусловлена перераспределением зар да конденсатора 19 через транзистор 4. По сравнению с прототипом этот процесс идет быстрее, так как затвор транзистора 4 зар жаетс  до более высокого потенциала и, следовательно, сопротивление этого транзистора ниже, чем сопротивление аналогичного транзистора в прототипе.

„ Сигнал на управл ющую шину 23 можно подавать одновременно с сигналом на бут- страпную шину 24.

Работа формировател  импульсов описана дл  случа  N-канальных МДП-тран- зисторов. Аналогичное устройство может

быть построено на транзисторах с каналом Р-типа. В этом случае следует изменить пол рность источников напр жени . У транзисторов 1, 7, 11--14, 16, 17 индуцированный канал, у транзисторов 8-10, 15 - встроенный канал.

Предложенный формирователь импульсов обладает повышенным, быстродействием при установлении «1 на выходной шине относительно сигнала на входной шине по сравнению с прототипом, который  вл етс  базовым объектом.

Claims (1)

1. Формула изобретени 

   Формирователь импульсов, содержащий первый, второй, третий, четвертый, п тый, шестой, седьмой, восьмой, дев тый и дес тый транзисторы, первый, второй и третий конденсаторы, управл ющую, входную и выходную шины, в котором истоки первого и

   второго транзисторов соединены с общей шиной, а их затворы - с истоком третьего транзистора, сток первого транзистора соединен с истоком четвертого, с затворами п того и шестого транзисторов и с одной

   обкладкой первого конденсатора, друга  обкладка которого соединена с затвором четвертого и стоком седьмого транзисторов, сток второго транзистора соединен с выходной шиной, с истоком п того транзистора и с одной обкладкой второго конденсатора, друга  обкладка которого соединена со стоком четвертого и с истоком восьмого транзисторов , сток шестого транзистора соединен с затвором восьмого и с истоком дев того транзисторов, затворы дев того и дес того транзисторов объединены, и исток дес того транзистора соединен с одной обкладкой третьего конденсатора, друга  обкладка которого соединена с входной шиной, стоки третьего, п того, восьмого, дев того и дес того транзисторов соединены с шиной питани , а истоки шестого и седьмого транзисторов - с общей шиной, затворы третьего и седьмого транзисторов соединены с управл ющей шиной, отличающийс  тем, что, с целью повышени  быстродействи , в него введены одиннадцатый, двенадцатый и тринадцатый , четырнадцатый, п тнадцатый, шестнадцатый и семнадцатый транзисторы, четвертый конденсатор и бутстрапна  шина.

   причем затвор одиннадцатого транзистора соединен с затвором п того транзистора, сток одиннадцатого транзистора соединен с затвором двенадцатого и истоком тринадцатого транзисторов и с одной обкладкой четвертого конденсатора, друга  обкладка которого соединена со стоком двенадцатого и с истоком четырнадцатого транзисторов, затвор тринадцатого транзистора соединен с управл ющей шиной, затвор четырнадцатого

   транзистора - с бутстрапной шиной, сток четырнадцатого транзистора соединен с истоком дес того транзистора, затвор которого соединен с затвором и истоком п тнадцатого транзистора и со стоком шестнадцатого транзистора, затвор которого соединен с входной шиной, исток двенадцатого транзистора соединен со стоком седьмого транзистора, стоки тринадцатого и п тнадцатого транзисторов соединены с шиной питани , сток семнадцатого тран0 зистора соединен с истоком третьего транзистора , затвор семнадцатого транзистора соединен с входной шиной, истоки одиннадцатого , шестнадцатого и семнадцатого транзисторов соединены с общей шиной.