SU1166279A1 - Формирователь импульсов - Google Patents
Формирователь импульсов Download PDFInfo
- Publication number
- SU1166279A1 SU1166279A1 SU833683939A SU3683939A SU1166279A1 SU 1166279 A1 SU1166279 A1 SU 1166279A1 SU 833683939 A SU833683939 A SU 833683939A SU 3683939 A SU3683939 A SU 3683939A SU 1166279 A1 SU1166279 A1 SU 1166279A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inverter
- bus
- transistor
- output
- gate
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ, содержащий-общую шину, шину питани , входную и выходную шины, первый ин .вертор на МДП-транзисторе обогащенного типа, исток которого соединен с общей шиной, в цепь стока которого включены последовательно второй в диодном включении и третий МДПтранзисторы обедненного типа, затворы первого и третьего транзисторов объединены и соединены с входной шиной, а сток третьего транзистора соединен с шиной питани , второй инвертор на двух МДП-транзисторах обогащенного типа, включенных последовательно , причем исток второго МДП-транзистора первого инвертора, вл ющийс выходом первого инвертора , соединен с затвором второго МДП-транзистора второго инвертора, ...сток которого подключен к шине питани , а сток второго МДП-транзистора первого инвертора через конденсатор соединен со стоком первого ОДП-транзистора второго инвертора, влйющийс выходом второго инвертора, затвор первого МДП-транзистора второго инвертора соединен с входной шиной, а его исток - с общей шиной, отличающийс тем, что, с целью увеличени быстродействи формировател при увеличении его нагрузочной способности, в него вве (Л ден выходной каскад на трех ЬЩПтранзисторах обогащенного типа, причем исток первого транзистора соединен с общей шиной, сток - с истоками второго и третьего транзисторов и выходной шиной, а его затвор с входной шиной, стоки второго Од и третьего МДП-транзисторов соедиа нены с шиной питани , затвор второto го МДП-транзистора соединен с выЧ ходом первого инвертора, а затвор СО третьего МДП-транзистора соединек с выходом второго инвертора.
Description
Изобретение относитс к импульсой технике и может быть использовано в цифровых интегральных микрохемах на МДП-транзисторах,
Известен формирователь импуль-5
ов, состо щий из двух инверторов общим входом, причем затвор нагрузочного транзистора выходного нвертора соединен с выходом первого инвертора Л.О
Однако устройство характеризуетс значительной мощностью, потреб емой в статическом режиме при уровне входного напр жени , соответствующем логической единице..15
Известен также формирователь, одержащий первый инвертор на трех ДП-транзисторах, затвор первого транзистора первого инвертора соеинен с входной щиной, в цепь стока 20 первого транзистора первого инвертора включены последовательно второй и третий МДП-транзисторы, сток второго транзистора первого инвертора через конденсатор соединен25 с.выходной шиной, второй инвертор на первом НЦП-транзисторах обогащенного типа, исток первого транзистора второго инвертора соединен с общей шИной, сток - с выходной шиной зо а затвор - с входной шиной, исток второго транзистора соединен с выходной шиной, а затвор соединен с затвором второго транзистора первого инвертора и через конденсатор ,г с его истоком, управл ющий каскад, представл ющий собой третий инвертор , вход которого соединен с затвором второго транзистора второго инвертора, зар жающий транзистор в до диодном режиме, -сток которого соединен с щиной питани Yj,
Однако этот формирователь также обладает большой потребл емой мощностью и сложным управлением (не- 45 обходимо три управл ющих сигнала). . Наиболее близким к предлагаемо- му по -технической сущности и достигаемому результату вл етс фор- , мирователь импульсов, содержащийJQ
общую шину, шину питани , первую и вторую входные шины, выходную шину, первый -инвертор на первом МДП-транзисторе обогащенного типа, в цепь стока которого включены последова- 55 тельно второй МДП-транзистор обогащенного типа и третий .МДП-транзистор обедненного типа, затворы первого и
третьего МДП-транзисторов первого ин вёртора объединены и подключены к первой входной шине, выходной каскад , представл ющий второй инвертор на двух МДП-транзисторах обогащенного типа, первьй из которых шунтирован третьим МДП-транзистором обогащенного типав диодном включении, исток второго МДП-транзистора первого инвертора подключен к затвору первого МДП-транзистора выходного каскада, затвор второго транзистора выходного каскада подключен к выход первого инвертора и к входной шине, МДП-транзистор обедненного типа, исток которого подключен к второй входной шине, сток - к затвору второго МДП-транзистора первого инвертора, а затвор- - к первой входной шине.
Однако известный формирователь обладает низким .быстродействием и недостаточной нагрузочной способностью .
Цель изобретени - повьтение быстродействи формировател импульсов при увеличении его нагрузочной способности,
Поставленна цель достигаетс тем, что в формирователь импульсов, содержащий общую шину, шину питани входную и выходную шины, первый инвертор на-НЦП-транзисторе обогащеного типа, исток которого соединен с обш.ей шиной, в цепь стока которого .включены последовательно второй в диодном включении и третий МДПтранзисторы обедненного типа, затворы первого и третьего транзисторов объединены и соединены с входной пшной, а сток третьего транзистора соединен с шиной питани , второй инвертор на двухВДП-транзисторах i обогащенного типа, включеннЪкпоследовательно , причем исток второго МДП-транзистора первого инвертора , вл ющимис выходом первого инвертора, соединен с затвором второго МДП-транзистора второго инвертора , сток которого подключен к шине питани , а сток второго МДПтранзистора первого инвертора через конденсатор соединен со стоко первого МДП-транзистора второго инвертора, вл ющийс выходом второго инвертора, затвор первого ЩП-транзистора второго инвертора соединен с входной щиной, а его исток с - общей шиной, введен выходной каскад на трех ЩП-транзисторах обогащенного типа, причем исток первого транзистора соедине с общей шиной, сток - с истоками второго и третьего транзисторов и выходной шиной, а его затвор - с входной шиной, стоки второго и третьего МДП-транзисторов соединен с шиной питани , затвор второго НЦП-транзистора соединен с выходом первого инвертора, а затвор третье го МДП-транзистора соединен с выхо дом второго инвертора. На фиг. 1 представлена функциональна схема предлагаемого устройства J на фиг. 2 - временные диаграммы его работы. Формирователь иктульсов содержи шину 1 питани , общую шину 2, вход ную шину .3 выходную шину 4, первы инвертор, образованный заземл ющим МДП-транзистором 5, транзистором 6 обедненного типа в диодном включении и транзистором 7 обедней го типа, второй инвертор (предокон ный пушпульный каскад), образованньй заземп ющим транзистором 8 и зар жающим транзистором 9, выходной (пушпульный) каскад, образованный заземл ющим транзистором 10, транзистором 11 и зар жающим транзистором 12. Между стоком тран зистора 6 и выходом второго инвертора включен конденсатор 13. Исток зар жающего транзистора 9 соединен со стоком заземл ющего транзистора 8 и вл етс выхоДом второго инвертора. В цепь ст-ока транзистора 5 включен транзистор 6 затвор транзистора 9 инвертора и затвор транзистора 11 выходного каскада. Сток транзистора 6 соединен с истоком транзистора 7, зйтво транзистора7 подключен к входной ши не 3, а сток транзистора 7 - к шине 1 питани . Затвор транзистора 1 соединен с выходом второго инвертора , стоки транзисторов 9, 11 и 1 соединены с шиной 1 питани . Работа устройства осуществл етс следующим образом. В исходном состо нии, когда напр жение на входной шине 3 соответствует уровню логической единиц на выходной шине 4 низкое напр жен При этом заземл ющие транзисторы 5 8 и 10 открыты и обеспечивают 79.4 близкий к нулю потенциал на выходной шине 4 и затворах транзисторов 9, 11 и 12. Транзистор 7 открыт, и конденсатор 13 зар жен до наир жени питани по цепи: сток транзистора 7, исток транзистора 7, кон денсатор 13, транзистор 8. Потреб- . л емьй формирователем ток определ етс током, протекающим через транзистор 6, которьй по величине небольшой, так как этот транзистор работает на малую емкостную нагрузку (затворна емкость транзисторов 9 и 11). С приходом уровн логического нул на входную шину 3 транзисторы 5, 8 и 10 переход т в режим отсечки, и потенциал на стоке транзистора 6 начинает расти, открьша зар жающий транзистор 9 предоконечного каскада и транзистор 11 выходного каскада. При этом резко увеличиваетс потенциал на истоке транзистора 8, который переходит в режим отсечки, и увеличиваетс потенциал на затворной емкости транзисторов 9 и 11. Одновременно открьшаетс транзистор 12 выходного каскада, что обеспечивает быстрый рост напр жени иа емкости нагрузки. Преимущество предлагаемого формировател импульсов по сравнению с известным заключаетс в увеличении быстродействи при увеличении его нагрузочной способности. Это обеспечиваетс тем, что зар д емкости нагрузки проходит через два параллельно соединенных транзистора 11 и 12 выходного каскада, что значительно уменьшает динамическую емкость транзистора 11, обеспечива его эффективность открытое состо ние и более крутой зар д емкости нагрузки. При работе на большую емкость (режим короткого замыкани в нагрузке ) дл известного устройства емкость нагрузки определ ет и скорость нарастани напр жени на затворе зар жающего транзистора второго инвертора . В предлагаемом устройстве эти величины завис т друг от друга в меньшей степени, а включение дoпoл штeльного зар жающего транзистора 12 в истокового повторител уменьшает величину динамической емкости зар жающего транзистора.
Проведенное моделирование предлагаемого формировател и расчет на ЭВМ БЭСМ-6 с помощью программы анализа схем п-ПАС показали, чтп ппи опних и тех парацетрах
11662796
транзисторов известной и предлагаемой схем быстродействие предлагаемого формировател увеличиваетс на 20% при четырехкратном увеличе5 НИИ нагрузки.
Claims (1)
- ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ, содержащий· общую шину, шину питания, входную и выходную шины, первый инвертор на МДП-транзисторе обогащенного типа, исток которого соединен с общей шиной, в цепь стока которого включены последовательно в.торой в диодном включении и третий МЦПтранзиеторы обедненного типа, затворы первого и третьего транзисторов объединены и соединены с входной шиной, а сток третьего транзистора соединен с шиной питания, второй инвертор на двух МДП-транзисторах обогащенного типа, включенных после- . довательно, причем исток второгоМДП-транзистора первого инвертора, являющийся выходом первого инвертора, соединен с затвором второго МДП-транзистора второго инвертора, „сток которого подключен к шине питания, а сток второго МДП-транзистора первого инвертора через конденсатор соединен со стоком первого МДП-транзистора второго инвертора, являющийся выходом второго инвертора, ' затвор первого МДП-транзистора второго инвертора соединен с входной шиной, а его исток - с общей шиной, отличающийся тем, что, с целью увеличения быстродействия формирователя при увеличении его нагрузочной способности, в него введен выходной каскад на трех ЦЦПтранзисторах обогащенного типа, причем исток первого транзистора соединен с общей шиной, сток - с истоками второго и третьего транзисторов и выходной шиной, а его затвор с входной шиной, стоки второго и третьего МДП-транзисторов соединены с шиной питания, затвор второго МДП-транзистора соединен с выходом первого инвертора, а затвор третьего МДП-транзистора соединен с выходом второго Инвертора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833683939A SU1166279A1 (ru) | 1983-12-30 | 1983-12-30 | Формирователь импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833683939A SU1166279A1 (ru) | 1983-12-30 | 1983-12-30 | Формирователь импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1166279A1 true SU1166279A1 (ru) | 1985-07-07 |
Family
ID=21097202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833683939A SU1166279A1 (ru) | 1983-12-30 | 1983-12-30 | Формирователь импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1166279A1 (ru) |
-
1983
- 1983-12-30 SU SU833683939A patent/SU1166279A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Патент US № 4071783, кл. 307-246, 1976. 2. Патент US № 4042838, кл. 307-270, 1976. 3. Авторское свидетельство СССР № 911692, кл. Н 03. К 19/00, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1166279A1 (ru) | Формирователь импульсов | |
JPH0139244B2 (ru) | ||
SU1051690A1 (ru) | @ -Триггер | |
SU919062A1 (ru) | Формирователь импульсов | |
SU911692A1 (ru) | Формирователь импульсов | |
SU1049967A1 (ru) | Формирователь адресных сигналов | |
JPS59169B2 (ja) | フリップフロップ回路 | |
SU991504A1 (ru) | Адресный формирователь | |
SU646441A1 (ru) | Инвертор на мдп-транзисторах | |
JPH0332113A (ja) | 半導体集積回路装置 | |
WO2004051704A3 (en) | System and method for expanding a pulse width | |
SU1172003A1 (ru) | Формирователь импульсов на МДП-транзисторах | |
SU1003348A1 (ru) | Формирователь импульсов | |
SU1238230A1 (ru) | Формирователь импульсов | |
SU843206A1 (ru) | Формирователь импульсов | |
SU1160555A1 (ru) | Формирователь импульсов | |
SU1163354A1 (ru) | Формирователь адресных сигналов дл блоков пам ти | |
SU932617A1 (ru) | Устройство согласовани ТТЛ с МДП элементами | |
JP3055165B2 (ja) | 出力バッファ回路 | |
SU1644222A1 (ru) | Дешифратор | |
JPS5842558B2 (ja) | アドレス バッファ回路 | |
SU1309267A1 (ru) | Д-триггер | |
SU1478321A1 (ru) | Динамический дешифратор на МДП-транзисторах | |
JPS61199330A (ja) | 半導体集積回路装置 | |
SU1113853A1 (ru) | Дешифратор на КМДП-транзисторах |