SU1003348A1 - Формирователь импульсов - Google Patents

Формирователь импульсов Download PDF

Info

Publication number
SU1003348A1
SU1003348A1 SU813341315A SU3341315A SU1003348A1 SU 1003348 A1 SU1003348 A1 SU 1003348A1 SU 813341315 A SU813341315 A SU 813341315A SU 3341315 A SU3341315 A SU 3341315A SU 1003348 A1 SU1003348 A1 SU 1003348A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
mos transistor
source
bus
gate
Prior art date
Application number
SU813341315A
Other languages
English (en)
Inventor
Владимир Иванович Соломоненко
Александр Борисович Однолько
Александр Сергеевич ЛУШНИКОВ
Юрий Васильевич Минков
Иван Петрович Лазаренко
Александр Николаевич Бочков
Original Assignee
Предприятие П/Я Р-6429
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6429 filed Critical Предприятие П/Я Р-6429
Priority to SU813341315A priority Critical patent/SU1003348A1/ru
Application granted granted Critical
Publication of SU1003348A1 publication Critical patent/SU1003348A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

(54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ
1
Изобретение относитс  к электронике и может быть использовано в импульсных интегральных схемах на МДП-транзисторах.
Известен формирователь импульсов, содержащий выходной двухтактный каскад и инвертор с токостабилизирующей нагрузкой 1.
Известное устройство потребл ет значительную мощность по входу.
Наиболее близким к предлагаемому  вл етс  формирователь импульсов, содержащий общую шину; щину питани , входную и выходную шины, инвертор на первом МДПтранзисторе , в цепь стока которого последовательно включены второй и третий МДПтранзисторы , двухтактный выходной каскад на четвертом и п том МДП-1ранзисторах, исток п того и сток четвертого МДП-транзисторов подключены к выходной шине, затвор и сток второго МДП-транзистора объединены и через первый конденсатор подключен к выходной шине, исток второго МДП-транзистора подключен к затвору п того и шестого МДП-транзисторов,, затворы первого и четвертого МДП-транзисторов подключены к входной
шине, а сток шестого МДП-1ранзистора подключен к истоку седьмого и через второй конденсатор к затвору третьего, истоку восьмого и затвору седьмого МДП-транзисторов. Затвор и сток восьмого МДП-транзистора, стоки седьмого, третьего- и п того МДП-транзисторов подключены к шине питани , истоки шестого, первого и четвертого МДП-транзисторов подключены к общ шине {2.
Недостатком такого формировател   вл ет10 с  низкое быстродействие, высока  входна  емкость, а также больша  потребл ема  мощность . Диодное включение второго МДП-транзистора обуславливает низкую его производимость , а также потерю напр жени , равного

Claims (2)

15 порогу 8 цепи обратной св зи с выхода формировател  на затвор п того МДП-транзистора. Это ведет к ухудшению фронта выходного импульса . Сквозной ток протекает по цепи вто20 рой-первый-третий МДП-транзисторы при высоком входном напр жении и по цепи шестой сёдьмой МДП-транзисторы при низком входном напр жении. Входна  емкость складываетс  .из емкостей затвор-канал первого и чет310 вертого МДП-траизисторов. За счет эффекта Миллера эта емкость увеличиваетс  в нескольк раз. Цель изобретени  - снижение потребл емой мощности (ю цеп м питани  и управлени  и увеличение быстродействи  формировател  импульсов . Подавленна  цель достигаетс  тем, что в формирователь импульсов, содержащий щкну питани , общую шину, первую и вторую входные шины, выходную шину, инвертор на первом МДП-транэисторе, к истоку которого последовательно подключены второй и третий МДП-транзисторы, двух1актный выходной каскад на четвертом и п том МДП-транзисторах , причем исток п того и сток четвертого МДП-транзисторов подключены к выходной шине и через первый конденсатор подключены к стоку второго и истоку третьего МДП-транзисторов, исток второго МДПтранзистора :подключен к затвору п того МДП-транзистора, затвор третьего МДП-транзистора подключен через второй конденсатор к стоку шестого и истоку седьмого МДПтранзисторов и непосредственно к истоку восьмого МДП-транзистора, сток и затвор которого подключены к шине питани , сток седьмого МДП-транзистора подключен к шине питани , исток шестого МДП-транзистора подключен к общей шине, затворы первого и четвертого МДП-транзисторов1 соединены дополнительно введены первый и второй двух тактные каскады, дев тый, дес тый, одиннадцатый и двенадцатый МДП-транзисторы, третий, четвертый и п тый конденсаторы, причем первый и второй входы первого двухтактного каскада подключены к первой и второй входным шинам, а выход к первому входу второго двухтактного каскада, второй вход которого соединен с первой входной щ.иной, выход второго двухтактного каскада подключен к затворам первого и четвертого МДПтранзисторов и к истоку дев того МДП-транзистора , затвор которого подключен к щнне питани , а сток - к затвору дес того МДПтранзистора и через третий конденсатор к вто рой входной шине, сток дес того МДП-.транзистора также подключен к второй входной шипе, а его исток - к затвору второго МДП транзистора и через четвертый конденсатор к затворам п того и одиннадцатого МДП-транзисторов , сток одиннадцатого МДЛ-транзистора соединен с затвором шестого, а исток с затвором третьего МДП-транзисторов, затвор двенадцатого МДП-транзистора соединен с шиной питани , исток - с затвором седьмого МДП-транзистора, а сток - с первой входной шиной. На фиг. I представлена принципиальна  схема формировател ; на фиг. 2 - временна  диаграмма работы формировател . Формирователь импульсов содержит шину 1 питани , шину 2, первую входную шину 3, вторую входную шину 4, выходную шину 5, инвертор на первом МДП-транзисторе 6, в исток которого последовательно включены второй и третий МДП-транзисторы 7 и 8, выходной каскад на четвертом и п том МДП-транзисторах 9 и 10, исток МДП-транзистора 10 и сток МДП-транзистора 9 соединены с выходной шиной 5 и через первый конденсатор 11 со стоком второго МДП-транзистора 7, исток МДП-транзистора 7 подключен к затворам дес того и одиннадцатого МДП-транзисторов 10 и 12, сток МДП-транзистора 12 подключен к затвору третьего МДП-транзистора 8, к истоку восьмого МДП-транзистора 13 и через второй конденсатор 14 к стоку шестого МДП-транзистора 15 и истоку седьмого МДП-транзистора 16, конденсатор 17, затвор МДП-транзистора 15 и исток МДП-транзистора 12 подключены к выходной шине, затвор и сток МДП-транзистора 13 подключены к шине 1 питани , затвор МДП-транзистора 7 подключен к стоку МДП-транзистора 18 и через четвертый конденсатор 17 к истоку МДП-транзистора 7, затвор МДП- транзистора 18 подключен к истоку дес того МДП-транзистора 19 и через третий конденсатор 20 к истоку МДП-транзистора 18, затвор МДП-транзистора 16 подключен к истоку двенадцатого МДП-транзистора 21 и через п тый конденсатор 22 к истоку МДП-транзистора 16, сток МДП-транзистора 16 и затвора МДП-транзисторов 19 и 21 подключены к шине питани . Исток транзистора 18 и первый вход первого двухтактного каскада 23 и второй вход второго двухтактного каскада 24 подключены к первой входной шине 3, второй вход первого двухтактного каскада 23 - к второй входной шине, выход первого двухтактного каскада 23 - к первому входу второго двухтактного каскада 24, выход которого подключен к затворам МДП-транзисторов 6 и 9 и к стоку МДП-транзистора 19. Устройство работает следующим образом. В исходном состо нии на первой входной шине низкое напр жение, а на второй входной щине высокое напр жение, при этом МДПтранзисторы 6 и 9 открыты, выходной МДПтранзистор 10 закрыт, МДП-транзистор 16 открыт , а на его затворе действует динамическое смещение, конденсатор 11 через открытый МДП-транзистор 8 зар жен до напр жени  питани , на затворе МДП-транзистора 7 напр жение первой входной щины 3, МДП-транзисторы 7 и 12 закрыты. В исходном состо нии отсутствуют сквозные токи и потребление мощности от исюгника питани  мало. Положительный импульс, воздействующий на вторую входную ишну 3 при низком напр жении на первой входной шине 4, переключает схему. Через МДП-транзистор 18 зар  жаетс  конденсатор 17 и затвор транзистора , до напр жени  второй входной шины, при этом конденсатор 20 создает динамическое смешение йазатворе транзистора 18. Закрываетс  МДП-транзистор 16 и с задержкой, определ емой переключением двухтактных каскадов 23 и 24, запираютс  МДП-транзисторы 6,9 и 18, при этом через открытые МДП-транзисторы 8 и 7 зар жаютс  затворы, ; МДП транзисторов 10 и 12 до напр жени  порога. Через открытый транзистор 12 зар д затвора МДП-транзистора 8 стекает через выходную .шину, МДП-транзистор 8 закрываетс , а на его истоке за счет конденсатора 11 и . входного напр жени  создаетс  динамическое смещение, которое через открытый МДП-транзистор 7 передаетс  за затвор МДП-транзистора 10. МДП-транзистор 7 открыт во врем  всего переходного процесса, так как напр жение с истока МДП-транзистора 7 передаетс  на его j(aTBop. Через открытый МДП-транзистор 15 перва обкдадка конденсатора 14 подходит к общей шине, а на его вторую обкладку через открытый МДП-транзистор 12 подаетс  высокое выходное напр жение. Конденсатор 14 зар жаетс  до напр жени  питани . При обнулении второй входной шины 4 и действии положительного импульса на первую входную шину 3 зар жаетс  конденсатор 22 и затвор МДП-тран зистора 16, открываютс  МДП-транзисторь1 6, 9 к 18, закрываютс  МДП-транзисторы 7, 10 и 15 , выход обнул етс  через открытый МДП транзистор 16 -потенциал его истока возрастае до напр жени  шины питани . Положительный . импульс Через конденсатор 14 передаетс  на затвор МДП-транзистора 8, создава  на нем динамическое смещение. Таким образом, формирователь импульсов не потребд ет мощности в статических состо ни х и имеет быстродействие в два раза лучщее по сравнению с прототипом и i базовым объектом. Формула и зобретени  Формирователь импульсов, содержащий общую шину, шину литани , первую и вторую входные шины, выходную шину, инвертор на первом МДП-транзисторе, к истоку которого последовательно подключены второй и третий МДП-транзисторы, двухтактный выходной каскад на четвертом и п том МДП-транзисторах, причем исток п того и сток четвертого МДПтранзисторов подключены к выходной шине и через первый конденсатор к стоку второго и истоку третьего МДП-транзисторов, исток второго МДП-1ранзистора подключен к затвору п того МДП-транзистора, затвор третьего МДПтранзистора подключен через второй конденсатор к стоку шестого и истоку седьмого МДПтранзисторов и непосредственно к истоку восьмого МДП-транзистора, сток и затвор которого подключены к шине питани , сток седьмого МДП-транзистора подключен к шине питани , исток шестого МДП-транзистора подключен к общей шине, затворы, первого и четвертого МДП-транзисторов сое динены, отличающийс  тем, что, с. црпью снижени  потребл емой мощности по цеп м питани  . и управлени  и увеличени  его быстродействи , в него дополнительно введены первый и второй двухтактные каскады, дев тый , дес тый, одиннадцатый и двенадцатый МДП-транзисторы, третий, четвертый и п тый конденсаторы, причем первый и второй входы первого двухтактного каскада подключены к первой и второй входным шинам, а выход - к первому входу второго двухтактного каскада, второй вход которого соединен с первой входной шиной, выход второго двухтактного каскада подключен к затворам первого и четвертого МДП-транзисторов и к истоку дев того МДПтранзистора , затвор которого подключен к шине питани , а сток - к затвору дес того МДП-транзистора и через третий конденсатор к второй входной шине, сток дес того МДПтранзистора также подключен к второй входной шине, а его исток - к затвору второго МДПтранзистора и через четвертый конденсатор к затворам п того и одиннадцатого МДП-транзистора , сток одиннадцатого МДП-транзистора соединен с затвором шестого , а исток - с затвором третьего МДП транзисторов, затвор двенадцатотх) МДП-транзистора соединен с шиной питани , исток - с затвором седьмого МДП-транзистора, а сток - с первой входной шиной. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 296263, кл. Н 03 К 19/08, 04.12.69.
2.Авторское свидетельство СССР № 668092, кл. Н 03 К 19/08, 23.04.74.
SU813341315A 1981-10-05 1981-10-05 Формирователь импульсов SU1003348A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813341315A SU1003348A1 (ru) 1981-10-05 1981-10-05 Формирователь импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813341315A SU1003348A1 (ru) 1981-10-05 1981-10-05 Формирователь импульсов

Publications (1)

Publication Number Publication Date
SU1003348A1 true SU1003348A1 (ru) 1983-03-07

Family

ID=20977963

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813341315A SU1003348A1 (ru) 1981-10-05 1981-10-05 Формирователь импульсов

Country Status (1)

Country Link
SU (1) SU1003348A1 (ru)

Similar Documents

Publication Publication Date Title
US4042839A (en) Low power dissipation combined enhancement depletion switching driver circuit
EP0570584A4 (ru)
KR890005995A (ko) 바이폴라-상보형 금속 산화물 반도체 인버터
CA2101559A1 (en) Complementary logic input parallel (clip) logic circuit family
SU1003348A1 (ru) Формирователь импульсов
KR910007260A (ko) Cmos 스위치 구동기에서의 스파이크 전류를 감소시키는 장치
SU944110A1 (ru) Усилитель-формирователь импульсов
SU646441A1 (ru) Инвертор на мдп-транзисторах
SU911692A1 (ru) Формирователь импульсов
SU919089A1 (ru) Устройство согласовани ТТЛ-элементов с МДП-элементами
RU1780184C (ru) МДП-инвертор
SU1413722A1 (ru) Парафазна логическа КМОП-схема
SU1129739A1 (ru) Преобразователь уровней напр жени на дополн ющих МДП-транзисторах
RU2057391C1 (ru) Кварцевый генератор
SU1562967A1 (ru) Логический элемент с трем состо ни ми на комплементарных МДП-транзисторах
SU1234952A1 (ru) Триггер Богдановича на МДП-транзисторах
KR940000252Y1 (ko) 씨모스 낸드게이트
SU1676069A1 (ru) Многостабильный триггер
SU1554118A1 (ru) Генератор пр моугольных импульсов в интегральном исполнении
SU1497736A1 (ru) Устройство дл управлени ключом на МДП-транзисторах
SU991507A1 (ru) Формирователь импульсов
SU1112409A1 (ru) Буферный усилитель (его варианты)
SU790330A1 (ru) Быстродействующий преобразователь уровней напр жени на дополн ющих мдп транзисторах
SU1681335A1 (ru) Формирователь напр жени смещени подложки
SU1598159A1 (ru) Выходное устройство на МДП-транзисторах