SU1413722A1 - Парафазна логическа КМОП-схема - Google Patents
Парафазна логическа КМОП-схема Download PDFInfo
- Publication number
- SU1413722A1 SU1413722A1 SU864147271A SU4147271A SU1413722A1 SU 1413722 A1 SU1413722 A1 SU 1413722A1 SU 864147271 A SU864147271 A SU 864147271A SU 4147271 A SU4147271 A SU 4147271A SU 1413722 A1 SU1413722 A1 SU 1413722A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuit
- phase
- paraphase
- closed
- cells
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение может быть использовано при построении асинхронных .логических схем и апериодических автоматов . Устройство содержит чейки 1 и 2, реализующие логическую функцию инверсию на МОП-транэисторах (т) п-типа 3 и р-типа 4-7. В рабочей фазе на фазовый вход поступает высокий потенциал, открывающий Т 3 и закрьшакаций Т 4 и 7. Проводимость чеек 1 и 2 определ етс значением реализуемой функции и ее инверсией на данном наборе переменных. При поступлении низкого потенциала на фазовый вход 11 Т 3 закрываетс , а Т 4 и 7 открываетс . В результате на парафазных шинах 8 и 9 схемы устанавливаютс высокие потенциалы, закрывающие Т 5 и 6. В фазе гашени Т 4 и 7 открыты, Т 3 закрыт, а в рабочей фазе Т 3 открыт, но при этом либо закрыты Т 4 и 5 и чейка 2 не проводит, либо закрыты Т 6 и 7 и чейка 1 не проводит. Таким образом, между шиной 10 питани и общей шиной последовательно с открытььм Т об зательно включены закрытые Т, что обеспечивает : схеме низкое потребление энергии, свойственное КМОП-схемам, и повышает ее надежность. 1 ил. (Л 42ь ОЭ 1чЭ
Description
Изобретение относитс к импульсной технике и может быть использовано при построении асинхронных логических схем и апериодических автоматов .
Цель изобретени - повышение надежности парафазной логической КМОП-схемы путем ее минимизации.
На чертеже представлена принципиальна схема парафазной логической КМОП-схемы,
Устройство содержит чейки 1 и 2, реализующие логическую функцию и ее инверсию на МОП-транзисторах п-ти- па, МОП-транзисторы п-типа 3 и р-ти- па 4 7, Первые выходы чеек и 2 соединены с инверсной .и пр мой пара- фазными шинами 8 и 9 схемы, стоками р-транзисторов 4,5 и 6,7, истоки и стоки которых соединены соответст- венно с шиной 10 питани и затвора- iw р-транзисторов 5 и 6, Вторые входы чеек 1 и 2 соединены с истоком п-транзистора 3, сток которого соединен с общей шиной, а затвор - с затворами р-транзисторов 4,7 и фазовым входом 11 схемы.
Устройство работает следующим образом .
В фазе гашени на фазовый вход 10 поступает низкий потенциал, который закрьюает транзистор 3 и открывает транзисторы 4 и 7о При этом на ин- йерсной 8 и пр мой 9 шинах схемы будет высокий потенциал, который закрывает транзисторы 5 и 6о
В рабочей фазе на информационных входах схемы ( чеек 1 и 2) устанавливаетс один из рабочих наборов значений переменных, а на фазовый вход II поступает высокий потенциал, который открывает транзистор 3 и закрывает транзисторы 4 и 7. Проводимость чеек 1 и 2 определ етс значением реализуемой функции и ее инверсии на данном рабочем наборе переменных. Пусть, например, чейка 1 на данном наборе проводит ток, а чейка 2 - не проводит. Тогда на инверсной шине 8 устанавливаетс низкий потенци- &л, который, поступа на затвор транзистора 6, открывает его, и на пр мой шине 9 сохран етс высокий потенциал , который удерживает транзистор 5 в закрытом состо нии Если
ВИИ1ШИ Заказ 3793/56
же ток проводит чейка 2, а чейка 1 - не проводит, .то низкий потенциал устанавливаетс на пр мом выходе 9,
транзистор 5 открываетс , и на инверсном выходе 8 сохран етс высокий потенциал, который удерживает транзистор 6 в закрытом состо нии.
Поступление низкого потенциала на
фазовый вход 1 1 снова закры1вает транзистор 3 и открывает транзисторы 4 и 7, в результате чего на обеих па- рафазных шинах 8 и 9 схемы устанавливаютс высокие потенциалы, которые
закрьшают транзисторы 5 и 6,
В фазе гашени открыты транзисторы 4 и 7, но закрыт транзистор 3, а . в рабочей фазе транзистор 3 открыт, но при этом либо закрыты транзисторы 4, 5 и чейка 2 не проводит,либо закрыты транзисторы 6,7 и чейка 1 не проводит, т„ео в обеих фазах работы схемы между шиной 10 питани и общей шиной последовательно с открытым транзистором об зательно включены закрытые, что обеспечивает схеме низкое потребление знергии, свой ственное КМОП-схемам
Claims (1)
- Формула изобретениПарафазна логическа КМОП-схема, содержаща две чейки на МОП-транзисторах п-типа, реализующие соответственно пр мую логическую функцию и ее инверсию, первые выходы которых соединены с инверсным и пр мым пара- фазными шинами схемы соответственно , МОП-транзистор п-типа, исток которого соединен с вторыми выходами чеек, затвор - с фазовым входом схемы , а сток - с общей шиной, и два МОП-транзистора р-типа, истоки которых соединены с шиной питани , затворы - с фазовым входом схемы, а стоки - с ее пр мым и инверсным па- рафазными выходами соответственно, отличающа с тем, что, с целью повышени надежности в неевведены два МОП-транзистора р-типа, истоки-которых соединены с шиной питани , затворы - с пр мой и инверсной парафазными шинами схемы соответственно , а стоки - с инверсной и пр мой парафазными шинами схемы соответственно„ ираж 928 Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864147271A SU1413722A1 (ru) | 1986-11-17 | 1986-11-17 | Парафазна логическа КМОП-схема |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864147271A SU1413722A1 (ru) | 1986-11-17 | 1986-11-17 | Парафазна логическа КМОП-схема |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1413722A1 true SU1413722A1 (ru) | 1988-07-30 |
Family
ID=21267550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864147271A SU1413722A1 (ru) | 1986-11-17 | 1986-11-17 | Парафазна логическа КМОП-схема |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1413722A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2542660C1 (ru) * | 2014-05-16 | 2015-02-20 | Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук | Парафазный логический элемент |
-
1986
- 1986-11-17 SU SU864147271A patent/SU1413722A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2542660C1 (ru) * | 2014-05-16 | 2015-02-20 | Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук | Парафазный логический элемент |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870004525A (ko) | 게이트된 전송회로(Gated transmission circuit) | |
KR870002596A (ko) | 바이어스 전압 발생기를 포함하는 반도체 메모리 회로 | |
SU1413722A1 (ru) | Парафазна логическа КМОП-схема | |
GB1196216A (en) | A Bistable Circuit | |
SU1688398A1 (ru) | Компаратор напр жений | |
SU1707757A1 (ru) | Троичный дизъюнктор на МДП-транзисторах | |
SU1129739A1 (ru) | Преобразователь уровней напр жени на дополн ющих МДП-транзисторах | |
SU1720154A1 (ru) | Мажоритарный элемент | |
SU919089A1 (ru) | Устройство согласовани ТТЛ-элементов с МДП-элементами | |
SU875596A1 (ru) | Триггер на взаимодополн ющих мдп-транзисторах | |
SU1072264A1 (ru) | Логический элемент Исключающее ИЛИ | |
SU997251A1 (ru) | Логический элемент "Импликаци | |
SU1615877A1 (ru) | Логический элемент на бипол рных и МОП-транзисторах | |
SU932617A1 (ru) | Устройство согласовани ТТЛ с МДП элементами | |
SU944110A1 (ru) | Усилитель-формирователь импульсов | |
SU1363189A1 (ru) | Узел формировани переноса | |
SU1429315A2 (ru) | Логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ | |
SU1262721A1 (ru) | Логический элемент на КМДП-транзисторах | |
SU1097162A1 (ru) | @ -Значный инвертор | |
SU1492454A1 (ru) | Тактируемый Е-триггер | |
SU1562967A1 (ru) | Логический элемент с трем состо ни ми на комплементарных МДП-транзисторах | |
SU1734206A1 (ru) | Логический элемент на МДП-транзисторах | |
SU1474831A1 (ru) | Г-Триггер | |
SU1443137A1 (ru) | Г-триггер | |
SU1128379A1 (ru) | Дешифратор на МДП-транзисторах |