SU1128379A1 - Дешифратор на МДП-транзисторах - Google Patents
Дешифратор на МДП-транзисторах Download PDFInfo
- Publication number
- SU1128379A1 SU1128379A1 SU833537748A SU3537748A SU1128379A1 SU 1128379 A1 SU1128379 A1 SU 1128379A1 SU 833537748 A SU833537748 A SU 833537748A SU 3537748 A SU3537748 A SU 3537748A SU 1128379 A1 SU1128379 A1 SU 1128379A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- transistor
- transistors
- bus
- drain
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
ДЕШИФРАТОР НА МДП-ТРАНЗИСТОРАХ , содержащий группы транзисторов пр мой и обратной проводимости, шины пр мых входов, шины инверсных входов, выходные шины и шины питани , о тчличающийс тем, что, с целью повьшени надежности, перва и втора группы транзисторов состо т из транзисторов пр мой, а треть группа - ИЗ транзисторов обратной проводимости, истоки транзисторов первой группы соединены с первой шиной питании, сток первого транзистора первой г|)уппы соединен с истоками первого и второго транзисторов второй группы, а его затвор соединен с первой шиной пр мого входа, сток второго транзистора первой группы соединен с истоками третьего и четвертого транзисторов второй группы. а его затвор - с первой шиной инверсного входа, стоки первого, второго третьего и четвертого транзисторов третьей группы соединены с второй шиной питани , затворы второго и третьего транзисторов второй группы соединены с затворами второго и третьего транзисторов третьей группы и с второй шиной инверсного входа, затворы первых и четвертых транзисторов второй и третьей группь соеди- нены с второй шиной пр мого входа,перва .выходна шина соединена со стоками первого транзистора второй группы и п .того транзистора третьей группы, исi ток которого соединен со стоком второго транзистора второй группы, истоком второго транзистора третьей группы и второй выходной шиной, затвор п того транзистора третьей группы соединен с затвором первого транS зистора первой группы, треть выходна шина соединена с истоком четвертого транзистора -третьей группы, стою ком четвертого транзистора второй Х группы и стоком шестого транзистора э ч ;о третьей группы, затвор которого соединен с первой шиной инверсного вхоi;t ,исток йёстого. транзистора третьей Ьруппы соединен с истоком третьего транзистора третьей группы, стоком третьего транзистора второй группы и четвертьй выходной шиной.
Description
1 Изобретение относитс к вычислительной технике и может быть исполь зовано при разработке универсальных и специализированных цифровых вычис лительных машин. Известен дешифратор, содержащий .резисторы, диоды и транзисторы, выходы которых подключены к соответст вующим шинам дешифратор л через диоды lj . Недостатком этого устройства вл етс низка надежность из-за большо го количества компонентов в схеме. Наиболее близким техническим решением к изобретению вл етс дешиф ратор на МДП-транзисторах, содержащий группы транзисторов пр мой и обратной проводимости, шины пр мых входов, шины инверсных входов, выходные шины, шины питани и элементы И-НЕ, входы которых подключены к сос5тветствующим шинам пр мых и ин версных входов, а выходы соединены с соответствующими выходными шинами Yj . Недостатком известного устройств ва вл етс его низка надежность. Целью изобретени вл етс повышение надежности. Поставленна цель достигаетс те что в дешифраторе на МДП-транзисторах , содержащем группы транзисторов пр мой и обратной проводимости, шин пр мых входов, шины инверсных входовх выходные шины .и шины питани , перва и втора группы транзисторов состо т из транзисторов пр мой, а треть группа - из транзисторов обратной проводимости, истоки транзис торов первой группы соединены с пер вой шиной питани , сток первого транзистбра первой группы - с истоками первого и второго транзисторов второй группы, а его затвор - с пер вой шиной пр мого входа, сток второ го транзистора первой группы соединен с истоками третьего и четвертого транзисторов второй группы, а его затвор - с первой шиной инверсного входа, стоки перэого, второго, третьего и четвертого транзисторов третьей группы соединены с второй .шиной питани , затворы второго и третьего транзисторов второй группы с затворами второго и третье- .го транзисторов .третьей группы и с второй шиной инверсного вхо792 Да, затворы первый и четвертых транзисторов второй и третьей группы с второй шиной пр мого входа, перва выходна шина - со стоками первого транзистора второй группы и п того транзистора третьей группы,, исток которого соединен со стоком второго транзистора второй группы, истоком второго транзистора третьей группы и второй выходной шиной, затвор п того транзистора третьей группы соединен с затвором первого транзистора первой группы, треть выходна шина - с истоком четвертого транзистора третьей группы, стоком четвертого транзистора второй группы и стоком шестого транзистора третьей группы , затвор которого соединен с первой шиной инверсного входа, исток шесто- го. транзистора третьей группы соединен с истоком третьего транзистора третьей группы, стоком третьего транзистора второй группы и четвертой выходной шиной. На чертеже представлена принципиальна электрическа схема дешифратора на МДП-транзисторах. Дешифратор содержит шины 1.1 и 1.2 пр мых входов, шины 2.1 и 2.2 инверсных входов, выходные шины 3.1- 3.4, транзисторы 4.1 - 4.2, истоки транзисторов 4.1 и 4.2 подключены к первой шине питани , затвор транзистора 4.1 соединен с первой шиной 1.1 пр мого входа, затвор транзистора 4.2 с первой шиной 2.1 ицверсного входа, истока транзисторов 4.3 и 4.4 - со стоком транзистора 4-1 первой группы, транзисторы 4.5 и 4.6 истоками подключены к стоку транзистора 4-2 первой группы, стоки транзисторов 4-3 4-6 - соответственно к вькодным шинам 3.1 - 3.4, шины 5-1 и 5-2 - шины питани , причем истоки транзисторов 6-1 - 6-4 подключены к щине 5-2 питани , а затворы - к затвором транзисторов 4-3 - 4-6 второй группы соответственно , затворы транзисторрв 4-3 и 4-5 соединены с второй шиной 1-2 пр мого входа, затворы транзисторов 4-4 и 4-6 - с второй шиной 2-2 инверсного входа, между стоками транзисторов 4-3 и 4-4 включен транзистор 6-5, затвор которого подключен к затвору транзисторов 4-1 первой группы, между стоками транзисторов 4-5 и 4-6 включен транзистор 6-6 h-типа, затвор которого подключен к
затворам транзистора 4-2 первой труп пы.
Устройство работает следующим образом,
На шину 1-1 поступает первый сигнал управлени , а на шину 2-1 инверсньй, при сигнале логического уровн О на шине 1-1 открыты транзисторы 4-1 и 6-6 и закрыты транзисторы 4-2 и 6-5. На шину 1-2 поступает второй пр мой сигнал управлени , а на шину 2-2 - инверсньй. При логическом уровне О сигнала на шине 1-1 открыты транзисторы 4-3, 4-6, 6-2 и 6-4 и закрыты транзисто/ры 4-4, 4-5, 6-1 и 6-3. Через транзисторы 4-1 и 4-3 потенциал с шины 5-1 поступает на шину 3-1, а на шины 3-2 - 3-4 поступает потенциал с шины 5-2. При логическом уровне 1 на шине 1-2 на шине 3-2 присутствует потенциал с шины 5-1, а на шинах 3-1, 3-3 и 3-4 - с шины 5-2. Аналогично на выходных шинах 3-3 и 3-4 по вл етс поочередно потенциал с шины 5-1 в зависимости от уровней сигналов на входных шинах 1-1 и 1-2. Таким образом, формирование транзисторов пр мой и обратной проводимости в группы и новые св зи между ними позволило повысить надежность работы предлагаемого устройства.
Claims (1)
- ДЕШИФРАТОР НА МДП-ТРАНЗИСТОРАХ, содержащий группы транзисторов прямой и обратной проводимости, шины прямых входов, шины инверсных входов, выходные шины и шины питания, о т\личающийся тем, что, с де-лью повышения надежности, первая и вторая группы транзисторов состоят из транзисторов прямой, а третья группа - из транзисторов обратной проводимости, истоки транзисторов первой группы соединены с первой шиной питания, сток первого транзистора первой группы соединен с истоками первого и второго транзисторов второй группы, а его затвор соединен с первой шиной прямого входа, сток второго транзистора первой группы соединен с истоками третьего и-четвертого транзисторов второй группы, а его затвор - с первой шиной инверсного входа, стоки первого, второго, третьего и четвертого транзисторов третьей группы соединены с второй шиной питания, затворы второго и третьего транзисторов второй группы соединены с затворами второго и третьего транзисторов третьей группы и с второй шиной инверсного входа, затворы первых и четвертых транзисторов второй и третьей группы соеди-v иены с второй шиной прямого входа,первая .выходная шина соединена со стоками первого транзистора второй группы и пятого транзистора третьей группы, исток которого соединен со стоком второго транзистора второй группы, истоком второго транзистора третьей группы и второй выходной шиной, затвор пятого транзистора третьей группы соединен с затвором первого транзистора первой группы, третья выходная шина соединена с истоком четвертого транзистора -третьей группы, сто-*· ком четвертого транзистора второй группы и стоком шестого транзистора третьей группы, затвор которого соединен с первой шиной инверсного вхоДа,исток Шёстого транзистора третьей Ьруппы соединен с истоком третьего транзистора третьей группы, стоком третьего транзистора второй группы и четвертой выходной шиной.U...J 1283791 1128379 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833537748A SU1128379A1 (ru) | 1983-01-10 | 1983-01-10 | Дешифратор на МДП-транзисторах |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833537748A SU1128379A1 (ru) | 1983-01-10 | 1983-01-10 | Дешифратор на МДП-транзисторах |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1128379A1 true SU1128379A1 (ru) | 1984-12-07 |
Family
ID=21044663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833537748A SU1128379A1 (ru) | 1983-01-10 | 1983-01-10 | Дешифратор на МДП-транзисторах |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1128379A1 (ru) |
-
1983
- 1983-01-10 SU SU833537748A patent/SU1128379A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890004323A (ko) | 반도체 기억장치 | |
SU1128379A1 (ru) | Дешифратор на МДП-транзисторах | |
SU997251A1 (ru) | Логический элемент "Импликаци | |
SU1008909A1 (ru) | Полусумматор на МДП-транзисторах | |
SU1262721A1 (ru) | Логический элемент на КМДП-транзисторах | |
SU1072264A1 (ru) | Логический элемент Исключающее ИЛИ | |
SU997252A1 (ru) | Логический элемент | |
SU919089A1 (ru) | Устройство согласовани ТТЛ-элементов с МДП-элементами | |
SU993479A1 (ru) | Управл емый мажоритарный элемент | |
SU1363189A1 (ru) | Узел формировани переноса | |
SU1707757A1 (ru) | Троичный дизъюнктор на МДП-транзисторах | |
SU600734A1 (ru) | Полусумматор на моп-дс транзисторах | |
SU1049967A1 (ru) | Формирователь адресных сигналов | |
SU1270756A1 (ru) | Сумматор | |
SU1101863A1 (ru) | Сумматор | |
SU1018250A1 (ru) | Логический элемент | |
SU1016841A1 (ru) | Многофункциональный логический элемент | |
SU1223223A1 (ru) | Формирователь переноса | |
SU797074A1 (ru) | Логический элемент "исключающееНЕ-или" HA Мдп ТРАНзиСТОРАХ | |
SU1182665A1 (ru) | Элемент с трем состо ни ми | |
SU790340A1 (ru) | Логический элемент "исключающее или" на кмдп-транзисторах | |
SU1180974A1 (ru) | Дешифратор на КМДП-транзисторах | |
SU1406591A1 (ru) | Сумматор | |
SU493027A1 (ru) | Ключ на моп-транзисторах дл коммутации разнопол рных напр жений | |
SU1081790A1 (ru) | Дешифратор |