KR890004323A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR890004323A
KR890004323A KR1019880010610A KR880010610A KR890004323A KR 890004323 A KR890004323 A KR 890004323A KR 1019880010610 A KR1019880010610 A KR 1019880010610A KR 880010610 A KR880010610 A KR 880010610A KR 890004323 A KR890004323 A KR 890004323A
Authority
KR
South Korea
Prior art keywords
selection
semiconductor memory
selection signal
memory device
variable resistance
Prior art date
Application number
KR1019880010610A
Other languages
English (en)
Other versions
KR0127679B1 (ko
Inventor
가쯔로우 사시끼
히로시 도요시마
쇼우지 하나무라
마사아끼 구보데라
구니히로 고미야지
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초 에루 에스 아이 엔지니어링 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초 에루 에스 아이 엔지니어링 가부시기가이샤 filed Critical 미다 가쓰시게
Publication of KR890004323A publication Critical patent/KR890004323A/ko
Application granted granted Critical
Publication of KR0127679B1 publication Critical patent/KR0127679B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예를 도시한 블럭도. 제2도는 X디코더회로의 다누이회로 UXDCR의 1실시예를 도시한 구체적인 회로도. 제3도는 워드 디코더회로 WDR의 1실시예를 도시한 구체적인 회로도.

Claims (8)

  1. 메모리셀이 각각 결합된 여러개의 워드선을 갖는 여러개의 메모리 블럭, 상기 여러개의 메모리 블럭에 마련된 선택신호선, 상기 여러개의 워드선과 상기 선택신호선에 결합되고, 상기 여러개의 워드선중에서 적어도 하나의 워드선을 선택하기 위한 제1의 선택수단, 상기 선택신호선과 상기 제1의 선택수단에 겨랍되고, 상기 선택신호선 및 상기 제1의 선택수단에 선택신호를 공급하는 제2의 선택수단을 가지며, 상기 제1의 선택수단은 상기 선택신호선에서의 선택신호에 의해서 그 도전율이 변화되는 제1의 가변저항수단과 여러개의부하수단 및 상기 여러개의 부하수단의 각각과 제1의 가변저항수단에서의 사이에 공급되어 상기 제2의 선택수단에서 공급되는 선택신호에 의해서 그 도전율이 변화되는 제2의 가변저항수단과, 상기 제2의 가변저항수단과 상기 여러개의 위드선 사이에 결합된 여러개의 결합수단을 갖는 반도체 기억장치.
  2. 특허청구의 범위 재1항에 있어서, 상기 제1의 가변저항수단은 1도전형의 MISFET에 의해서 구성되고, 상기 제2의 가변저항수단의 각각은 도전형의 MISFET에 의해서 구성되고, 상기 부하수단의 각각은 상기 1도전형과는 다른 도전형의 MISFET에 의해서 구성되어 있는 반도체 기억장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 각각의 결합수단은 위상 반전수단인 반도체 기억장치.
  4. 특허청구의 범위 제3항에 있어서, 상기 위상 반전수단은 인버터회로인 반도체 기억장치.
  5. 특허청구 범위 제4항에 있어서, 상기 각각의 메모리셀은 플립플롭회로를 갖는 반도체 기억장치.
  6. 메모리셀이 결합되는 분할 워드선을 갖는 다수의 메모리 블럭, 주 워드선의 신호를 받는 구동 MOSFET,이 구동 MOSFET를 공통으로 하여 각각 직렬형태로 되고, 다수의 분할 워드선에 대응한 프리더코드 신호를각각 받는 구동 MNOSFET, 이들의 각 구동 MOSFET의 드레인에 마련되는 부하수단 및 상기 구동 MOSFET의 드레인 출력을 받아서 분할 워드선을 구동하는 인버터회로를 갖는 워드디코더회로를 포함하는 반도체 기억장치.
  7. 특허청구의 범위 제6항에 있어서, 상기 워드디코더회로느 분할 워드선을 갖는 1쌍의 메모리 블럭사이에 배치되고, 상기 주 워드선의 신호를 받는 구동 MOSFET를 공통으로 하여 상기 좌우의 메모리 블럭에 대응한 프리디코드 신호를 받는 구동 MOSFET를 포함하는 반도체 기억장치.
  8. 특허청구의 범위 제7항에 있어서, 상기 워드 디코더회로를 구성하는 구동 MOSFET는 N찬넬 MOSFET로 되는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880010610A 1987-05-28 1988-08-20 반도체 기억장치 KR0127679B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP62-212823 1987-05-28
JP21282387 1987-08-28
JP63-145436 1988-06-13
JP63145436A JP3016392B2 (ja) 1987-08-28 1988-06-13 スタティック型ｒａｍ

Publications (2)

Publication Number Publication Date
KR890004323A true KR890004323A (ko) 1989-04-21
KR0127679B1 KR0127679B1 (ko) 1998-04-03

Family

ID=26476547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880010610A KR0127679B1 (ko) 1987-05-28 1988-08-20 반도체 기억장치

Country Status (3)

Country Link
US (1) US4939696A (ko)
JP (1) JP3016392B2 (ko)
KR (1) KR0127679B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140550A (en) * 1987-03-16 1992-08-18 Hitachi Ltd. Semiconductor memory device
JPH02292647A (ja) * 1989-05-02 1990-12-04 Toshiba Corp 半導体記憶装置
JP3260357B2 (ja) 1990-01-24 2002-02-25 株式会社日立製作所 情報処理装置
US5245570A (en) * 1990-12-21 1993-09-14 Intel Corporation Floating gate non-volatile memory blocks and select transistors
JP3299285B2 (ja) * 1991-04-23 2002-07-08 株式会社日立製作所 半導体記憶装置
JP2994120B2 (ja) * 1991-11-21 1999-12-27 株式会社東芝 半導体記憶装置
US5267196A (en) * 1992-06-19 1993-11-30 Intel Corporation Floating gate nonvolatile memory with distributed blocking feature
US5280447A (en) * 1992-06-19 1994-01-18 Intel Corporation Floating gate nonvolatile memory with configurable erasure blocks
JP3666671B2 (ja) 1994-12-20 2005-06-29 株式会社日立製作所 半導体装置
US5663923A (en) * 1995-04-28 1997-09-02 Intel Corporation Nonvolatile memory blocking architecture
US5621690A (en) * 1995-04-28 1997-04-15 Intel Corporation Nonvolatile memory blocking architecture and redundancy
US5959892A (en) * 1997-08-26 1999-09-28 Macronix International Co., Ltd. Apparatus and method for programming virtual ground EPROM array cell without disturbing adjacent cells
KR20090100110A (ko) * 2008-03-19 2009-09-23 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4264828A (en) * 1978-11-27 1981-04-28 Intel Corporation MOS Static decoding circuit
JPS56101687A (en) * 1979-12-27 1981-08-14 Fujitsu Ltd Semiconductor memory circuit
JPS57184361A (en) * 1981-05-08 1982-11-13 Nec Corp Subscriber circuit
JPS57184362A (en) * 1981-05-09 1982-11-13 Hitachi Ltd Facsimile broadcast device
JPS6299977A (ja) * 1985-10-25 1987-05-09 Hitachi Vlsi Eng Corp 半導体集積回路装置
JPS62121984A (ja) * 1985-11-22 1987-06-03 Hitachi Ltd ワ−ド線駆動回路

Also Published As

Publication number Publication date
JPH01146189A (ja) 1989-06-08
JP3016392B2 (ja) 2000-03-06
US4939696A (en) 1990-07-03
KR0127679B1 (ko) 1998-04-03

Similar Documents

Publication Publication Date Title
US4583197A (en) Multi-stage pass transistor shifter/rotator
US4344005A (en) Power gated decoding
KR890004323A (ko) 반도체 기억장치
KR920008768A (ko) 반도체기억장치
KR910013266A (ko) 반도체 메모리 어레이의 구성방법
KR920020515A (ko) 반도체 판독전용메모리
KR880011797A (ko) 반도체 기억장치
KR880010423A (ko) 반도체 기억장치
KR880012014A (ko) Bimos 논리회로
KR920008773A (ko) 반도체 기억장치
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR910010523A (ko) 마스터 슬라이스형 반도체 집적 회로
KR880003335A (ko) 각각이 3상태중 하나를 기억하는 메모리셀을 갖춘 판독전용기억(rom)장치
KR860003605A (ko) 반도체 메모리 장치
KR950034266A (ko) 연상메모리
EP0270219A2 (en) Reduced parallel EXCLUSIVE OR and EXCLUSIVE NOR gate
KR850006089A (ko) 논리 전가산 기회로
KR930015355A (ko) 이중전압 아이솔레이션을 갖춘 고속 3단 디코더
KR900003894A (ko) 집적 반도체회로
KR890007287A (ko) 반도체 기억장치
KR840000941A (ko) 다이나믹형 mos 메모리 장치
KR970016535A (ko) 어드레스 디코더
KR850008239A (ko) 반도체 기억장치
KR900002310A (ko) 반도체기억장치의 디코드방법 및 그 방법을 채택한 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061011

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee