KR930015355A - 이중전압 아이솔레이션을 갖춘 고속 3단 디코더 - Google Patents

이중전압 아이솔레이션을 갖춘 고속 3단 디코더 Download PDF

Info

Publication number
KR930015355A
KR930015355A KR1019920024789A KR920024789A KR930015355A KR 930015355 A KR930015355 A KR 930015355A KR 1019920024789 A KR1019920024789 A KR 1019920024789A KR 920024789 A KR920024789 A KR 920024789A KR 930015355 A KR930015355 A KR 930015355A
Authority
KR
South Korea
Prior art keywords
voltage
level
word lines
word line
nand gate
Prior art date
Application number
KR1019920024789A
Other languages
English (en)
Other versions
KR100221042B1 (ko
Inventor
헤이즌 피터
스웨하 쉐립
Original Assignee
원본미기재
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 인텔 코오퍼레이션 filed Critical 원본미기재
Publication of KR930015355A publication Critical patent/KR930015355A/ko
Application granted granted Critical
Publication of KR100221042B1 publication Critical patent/KR100221042B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/16—Conversion to or from representation by pulses the pulses having three levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)

Abstract

제1 및 제2전압레벨의 논리신호들이 판독동작에 대해 어레이내 메모리 위치를 선택하기 위해 사용되며, 제1 및 제2전압레벨 보다 더 높은 전압레벨의 하나 이상의 신호가 출현할 수 있으며, 전용 행디코더에 의해 공통노드에 각각 결합된 다수의 워드선, 제1 및 제2전압레벨의 출력전압레벨을 제공하기 위해 배설된 풀 CMOS NAND 게이트로 구성된 개개의 워드선을 행디코더가 선택할 수 있도록 하기 위해 한블럭의 워드선을 선택하는 프리디코더회로, 워드선중 하나에 각각 접속된 다수의 워크 P 채널 디바이스, 워드선에 더높은 레벨 및 그 이하 레벨의 전압레벨을 제공하기 위해 워크 P 채널 디바이스를 작동하는 수단, 더 높은 전압레벨 보다 낮도록 공통점에 전송된 전압값을 제한하는 수단, 그리고 소정레벨 보다 더 낮도록 NAND 게이트로 부터 공통노드로 전송된 전압레벨을 제한하는 수단을 포함하는 것을 특징으로 하는 메모리 어레이.

Description

이중전압 아이솔레이션을 갖춘 고속 3단 디코더
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 특정 워드선을 선택하는 장치의 회로도,
그리고 제4도는 본 발명에 따라 EPROM 메모리 어레이의 선택회로군의 일부의 다른 회로도이다.

Claims (4)

  1. 제1 및 제2전압레벨의 논리신호들이 판독동작에 대해 어레이내 메모리 위치를 선택하기 위해 사용되며, 제1 및 제2전압레벨 보다 더 높은 전압레벨의 하나 이상의 신호가 출현할 수 있으며, 전용 행디코더에 의해 공통노드에 각각 결합된 다수의 워드선, 제1 및 제2전압레벨의 출력전압레벨을 제공하기 위해 배설된 풀 CMOS NAND 게이트로 구성된 개개의 워드선을 행디코더가 선택할 수 있도록 하기 위해 한블럭의 워드선을 선택하는 프리디코더회로, 워드선중 하나에 각각 접속된 다수의 워크 P 채널 디바이스, 워드선에 더높은 레벨 및 그 이하 레벨의 전압레벨을 제공하기 위해 워크 P 채널 디바이스를 작동하는 수단, 더 높은 전압레벨 보다 낮도록 공통점에 전송된 전압값을 제한하는 수단, 그리고 소정레벨 보다 더 낮도록 NAND 게이트로 부터 공통노드로 전송된 전압레벨을 제한하는 수단을 포함하는 것을 특징으로 하는 메모리 어레이.
  2. 더큰 수의 워드선으로부터 다수의 워드선을 선택하는 풀 CMOS NAND 게이트, 각각의 입력단자에서의 제2의 하이레벨 전압입력신호에 반응하여 출력단자에 제1로 우레벨전압을 제공하고 제2하이레벨 입력신호들과 다른 입력신호에 반응하여 출력단자에 제2의 하이레벨 전압을 제공하는 다수의 입력단자 및 출력단자를 갖는 NAND 게이트, 하나의 워드선 및 다른 행셀렉터에 각각 접속된 다수의 행셀렉터, 각각의 워드선의 입력단자에 제2의 하이전압 보다 높은 전압으로부터 제2의 하이전압 보다 더 낮은 전압으로 변경가능한 전압을 인가하는 수단, 행 셀렉터에 의해 워드선으로 부터 전송될 수 있는 전압레벨을 제2하이전압레벨 보다 더 낮게 제한하는 수단, 그리고 NAND 게이트로 부터 워드선으로 전송될 수 있는 전압레벨을 각각의 워드선의 입력단자에 제2의 하이전압 보다 더 높은 전압으로부터 제2의 하이전압 보다 더 낮은 전압으로 변경가능한 전압을 인가하는 수단에 의해 제공된 전압보다 더 낮게 제한하기 위해 NAND 게이트의 출력단자와 모든 행셀렉터에 접속하는 수단으로 구성되는 것을 특징으로 하는 다수의 워드선을 가진 메모리 어레이용 워드선 디코더 회로.
  3. 제2항에 있어서, 각각의 행셀렉터는 다른 행셀렉터를 결합하기 위해 워드선의 입력단자로 부터 접속된 드레인 및 소스단자를 갖는 전계효과 트랜지스터 디바이스로 구성되며, 행셀렉터에 의해 워드선으로부터 전송될 수 있는 전압레벨을 제2의 하이전압레벨 이하로 제한하는 수단은 제1 또는 제2전압레벨의 입력치가 인가될 수 있는 행셀렉터의 게이트 단자로 구성되는 것을 특징으로 하는 메모리 어레이용 워드선 디코더회로.
  4. 제2항에 있어서, NAND 게이트로부터 워드선으로 전송될 수 있는 전압레벨을 제한하기 위해 NAND 게이트의 출력단자를 모든 행셀렉터와 접속하는 수단은 NAND 게이트의 출력단자를 행셀렉터에 접속하는 소스 및 드레인 단자와 각각의 워드선의 입력단자에 제2의 하이전압보다 더높은 전압으로 부터 제2의 하이전압보다 더 낮은전압으로 변경가능한 전압을 인가하는 수단에 의해 제공된 전압과 같은 전압이 가하지는 게이트 단자를 갖는 전계효과 트랜지스터로 구성되는 것을 특징으로 하는 메모리 어레이용 워드선 셀렉터 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024789A 1991-12-31 1992-12-19 이중전압 아이솔레이션을 갖춘 고속 3단 디코더 KR100221042B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/816,155 US5274278A (en) 1991-12-31 1991-12-31 High-speed tri-level decoder with dual-voltage isolation
US816,155 1991-12-31

Publications (2)

Publication Number Publication Date
KR930015355A true KR930015355A (ko) 1993-07-24
KR100221042B1 KR100221042B1 (ko) 1999-09-15

Family

ID=25219819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024789A KR100221042B1 (ko) 1991-12-31 1992-12-19 이중전압 아이솔레이션을 갖춘 고속 3단 디코더

Country Status (3)

Country Link
US (1) US5274278A (ko)
JP (1) JPH06267281A (ko)
KR (1) KR100221042B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517138A (en) * 1994-09-30 1996-05-14 Intel Corporation Dual row selection using multiplexed tri-level decoder
JP2768298B2 (ja) * 1995-03-30 1998-06-25 日本電気株式会社 論理回路
US5661683A (en) * 1996-02-05 1997-08-26 Integrated Silicon Solution Inc. On-chip positive and negative high voltage wordline x-decoding for EPROM/FLASH
US5764085A (en) * 1996-02-28 1998-06-09 Hewlett-Packard Company Method and apparatus for sharing a fet between a plurality of operationally exclusive logic gates
JPH1116365A (ja) * 1997-06-20 1999-01-22 Oki Micro Design Miyazaki:Kk アドレスデコーダおよび半導体記憶装置、並びに半導体装置
US6137318A (en) * 1997-12-09 2000-10-24 Oki Electric Industry Co., Ltd. Logic circuit having dummy MOS transistor
US5991225A (en) * 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
DE19844728C1 (de) * 1998-09-29 2000-03-30 Siemens Ag Decoderelement zur Erzeugung eines Ausgangssignals mit drei unterschiedlichen Potentialen
DE19844666C1 (de) * 1998-09-29 2000-03-30 Siemens Ag Decoderelement zur Erzeugung eines Ausgangssignals mit drei unterschiedlichen Potentialen und Betriebsverfahren für das Decoderelement
DE19859516C1 (de) * 1998-12-22 2000-03-02 Siemens Ag Integrierte Schaltung mit einem Decoderelement
TW477949B (en) * 1999-12-20 2002-03-01 Winbond Electronics Corp Data processing system
FR2871281B1 (fr) * 2004-04-01 2008-06-13 Atmel Corp Procede et dispositif d'alimentation de puissance duale pour une memoire non-volatile embarquee
EP1747559B1 (en) * 2004-04-01 2008-12-31 Atmel Corporation Method and apparatus for a dual power supply to embedded non-volatile memory
US7684245B2 (en) * 2007-10-30 2010-03-23 Atmel Corporation Non-volatile memory array architecture with joined word lines

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042554B2 (ja) * 1980-12-24 1985-09-24 富士通株式会社 Ｃｍｏｓメモリデコ−ダ回路
US4820941A (en) * 1988-02-01 1989-04-11 Texas Instruments Incorporated Decoder driver circuit for programming high-capacitance lines
JPH0766669B2 (ja) * 1988-02-19 1995-07-19 日本電気株式会社 デコーダバッファ回路
JP2547615B2 (ja) * 1988-06-16 1996-10-23 三菱電機株式会社 読出専用半導体記憶装置および半導体記憶装置
KR930006622B1 (ko) * 1990-09-04 1993-07-21 삼성전자 주식회사 반도체 메모리장치

Also Published As

Publication number Publication date
US5274278A (en) 1993-12-28
KR100221042B1 (ko) 1999-09-15
JPH06267281A (ja) 1994-09-22

Similar Documents

Publication Publication Date Title
US5282175A (en) Semiconductor memory device of divided word line
KR930015355A (ko) 이중전압 아이솔레이션을 갖춘 고속 3단 디코더
EP0018843B1 (en) Semiconductor memory device with parallel output gating
KR880011797A (ko) 반도체 기억장치
KR920013653A (ko) 반도체 기억장치
KR860003603A (ko) 반도체 메모리
KR870000708A (ko) 동작검사를 행하는 반도체 메모리 장치
US4031524A (en) Read-only memories, and readout circuits therefor
KR890010915A (ko) 반도체 메모리
KR950030163A (ko) 반도체 메모리 디바이스
US4045785A (en) Sense amplifier for static memory device
KR860003605A (ko) 반도체 메모리 장치
US4730133A (en) Decoder circuit of a semiconductor memory device
US5446700A (en) Decoder circuit having CMOS inverter circuits
US4831590A (en) Semiconductor memory including an output latch having hysteresis characteristics
KR970004068B1 (ko) 집적 메모리 회로
KR970003270A (ko) 반도체메모리소자의 테스트를 위한 고속 기록회로
KR900003894A (ko) 집적 반도체회로
KR970016535A (ko) 어드레스 디코더
US6166952A (en) Read-only memory having specially output circuits and word line connected to a group of memory cells
KR940018985A (ko) 테스트 회로를 갖는 반도체 메모리 장치(Semiconductor Memory Device Having Test Circuit)
KR930022370A (ko) 반도체 메모리 장치
US4037217A (en) Read-only memory using complementary conductivity type insulated gate field effect transistors
KR920022300A (ko) 개선된 라이트 동작을 가지는 반도체 메모리 장치
KR860007666A (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120601

Year of fee payment: 14

EXPY Expiration of term