KR850006089A - 논리 전가산 기회로 - Google Patents

논리 전가산 기회로 Download PDF

Info

Publication number
KR850006089A
KR850006089A KR1019850000755A KR850000755A KR850006089A KR 850006089 A KR850006089 A KR 850006089A KR 1019850000755 A KR1019850000755 A KR 1019850000755A KR 850000755 A KR850000755 A KR 850000755A KR 850006089 A KR850006089 A KR 850006089A
Authority
KR
South Korea
Prior art keywords
signal
inverted
logic
gate
transistors
Prior art date
Application number
KR1019850000755A
Other languages
English (en)
Other versions
KR930000207B1 (ko
Inventor
루이스 반 메르베르겐 요젭 (외 3)
Original Assignee
아이. 엠. 레르너
엔. 브이. 필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이. 엠. 레르너, 엔. 브이. 필립스 글로아이람펜파브리켄 filed Critical 아이. 엠. 레르너
Publication of KR850006089A publication Critical patent/KR850006089A/ko
Application granted granted Critical
Publication of KR930000207B1 publication Critical patent/KR930000207B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
    • G06F7/508—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using carry look-ahead circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

논리 전가산 기회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 전가산기 회로부의 구성도,
제2도는 본 발명에 따른 전가산기 회로의 논리 게이트 실시예도,
제3도는 본 발명에 따른 전가산기 회로의 앞보기 자리올림 신호 회로도.
*도면의 부호에 대한 설명
1:반전용 OR게이트, 3:반전용 AND게이트, 5:논리게이트, 7,9:전자식스위치, 10:전가산기회로부, 20:합계회로, 37,38:상보트랜지스터, 40:반전기, 50:앞보기 자리올림 신호회로.

Claims (8)

  1. n비트, n은 2보다 크거나 동일로 각각 구성된 2진수 a 및 b를 가산하고 2진수 a 및 b중 각 비트 ai, bi, 여기서 0≤i≤n에 반전용 OR게이트 및 반전용 AND게이트를 구비하고 있으며, 상기 게이트는 비트신호 ai및 bi를 수신하여 반전된 OR신호및 반전된 AND신호를형성하고, 또한 비트신호 ai및 bi와 이에 연관된 자리올림신호 Ci및 반전로부터 합신호 Si를 형성하는 합계회로와,반전된 모든 OR신호 및 AND 신호 및및 ai·bi, 여기서 0≤i≤n로부터 유의 n+1를 갖는 앞보기 자리올림 신호 Cn+1를 발상하는 앞보기 자리올림신호 회로를 구비하는 논리 전가산기 회로에 있어서, 각 합계회로는 비트신호 ai및 bi와 반전된 AND신호를 수신하여 이 회로의 제1출력상에는 논리신호를 이 회로이 제2출력상에는 반전된 논리신호·(ai+bi)를 형성하는 논리게이트를 구비하고, 또한 자리올림신호 Ci및 반전의 제어하에서, 논리게이트의 제1출력 또는 제2출력을 제1접합에 연결하여 제1접합상에서 반전된 합신호S i를 발생하는 전자식 스위치를 구비하는 것을 특징으로 하는 논리전가산기회로.
  2. 제1항의 논리가산기 회로에 있어서, 전가신기 회로는 OR신호및 AND신호 ai·bi와 자리올림신호 Ci및 반전로부터 반전된 자리올림신호 Ci+1를발생하는 자리올림신호회로를 구비하고, 상기 자리올림신호 회로는 자리올림신호 Ci및 반전 Ci의 제어하에서 반전용 OR게이트의 출력이나 반전용 AND게이트의 출력을 제2접합상에 연결시키는 전자식 스위치를 구비하고, 반전된 자리올림 신호 Ci+1는 상기 제2접합상에서 발생되는 것을 특징으로 하는 논리 전가산기 회로.
  3. 상보 절연게이트 전계효과 트랜지스터로 구성된 제2항의 논리 전가산기 회로에 있어서, 전자식 스위치 모두는 4개의 N채널 전계효과 트랜지스터를 구비하고 있으며, 이들 트랜지스터중 제1 및 제2트랜지스터는 상기 논리게이트의 제2 및 제1출력을 제1접합에 연결하고, 제3및 제4트랜지스터는 반전용 OR게이트의 출력 및 반전용 AND게이트의 출력을 제2접합에 연결하며, 제1및 제3트랜지스터는 자리올림신호 Ci로 제어되고 제2 및 제4트랜지스터는 반전된 자리올림신호로 제어되는 것을 특징으로 하는 논리 전가산기회로.
  4. 제3항의 논리 전가신기 회로에 있어서, 자리올림신호 Ci로 제어되는 P채널 전계효과 트랜지스터는 제2 및 제4트랜지스터와 병렬로 연결되는 것을 특징으로 하는 논리 전가산기 회로.
  5. 제3항의 논리 전가산기 회로에 있어서, 직렬 연결된 두 반전기는 제2접합에 연결되어 출력상에 자리올림 신호 Ci+1및 반전된 자리올림신호 Ci+1를 각각 발생하는 것을 특징으로 하는 논리 전가산기 회로.
  6. 제3,4,5항중 어느 한 항의 논리 전가산기 회로에 있어서, 논리게이트는 게이트 전극상에서 비트신호 ai및 bi를 각각 수신하는 직렬 연결의 두 P채널트랜지스터 및 이 두 P채널 트랜지스터와 병렬로 연결되는 게이트 전극에서 반전된 AND신호를 수신하는하나의 P채널 트랜지스터와, 병렬 연결의 P체널 트랜지스터와 , 직렬로 연결된 병렬 연결의 두 N채널 트랜지스터를 구비하고 있으며, 상기 N채널 트랜지스터의 게이트 전극은 비트신호 ai·bi를 각각 수신하고, 또한 병렬 연결된 두 N채널 트랜지스터와 직렬로 연결되고 게이트전극이 반전된 AND신호를수신하는 다른 한 N채널 트랜지스터를 구비하고, 논리 게이트는 또한 P채널 및 N채널로 구성되고 게이트 전극이 논리게이트의 제1출력을 형성하는 상기 P채널 및 N채널 트랜지스터의 접합에 연결되는 반전기를 구비하고 있으며, 반전기의 출력은 논리게이트의 제2출력을 형성하는 것을 특징으로 하는 논리 전가산기 회로.
  7. 선행된 항중 어느 한항의 논리 전가산기 회로에 있어서, 앞보기 자리올림신호 회로는 게이트 전극이 승순유의를 갖는 AND신호를수신하는 제1직렬연결의 트랜지스터를 구비하고, 게이트전극이 가장 낮은 유의의 AND신호 a0·b0를수신하는 트랜지스터는 게이트전극이 유의 0를 갖는 자리올림신호 C0를 수신하는 자리올림 트랜지스터와 직렬 연결되고, 한 트랜지스터는 자리올림 트랜지스터의 직렬 연결각부와 병렬로 연결되고, 앞보기 자리올림 신호회로는 상기 제1직렬 연결로부터 m개 트랜지스터, m은 1내지 n중 어느 값으로 가정를 구비하고 상기한 트랜지스터의 게이트전극은 OR신호 am-1+bm-1를 수신하는 것을 특징으로 하는 논리 전가산기 회로.
  8. 제7항의 논리 전가산기 회로에 있어서, 앞보기 자리올림신호 회로와 직렬 및 병렬로 연결뢴 트랜지스터는 두 전력 공급단자 사이에서 단일 P채널 전계효과 트랜지스터와 직렬로 연결된 N채널 전계효과 트랜지스터인 것을 특징으로 하는 논리 전가산기 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850000755A 1984-02-09 1985-02-06 논리 전가산기 회로 KR930000207B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8400408A NL8400408A (nl) 1984-02-09 1984-02-09 Logische optelschakeling.
NL8400408 1984-02-09

Publications (2)

Publication Number Publication Date
KR850006089A true KR850006089A (ko) 1985-09-28
KR930000207B1 KR930000207B1 (ko) 1993-01-14

Family

ID=19843459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850000755A KR930000207B1 (ko) 1984-02-09 1985-02-06 논리 전가산기 회로

Country Status (8)

Country Link
US (1) US4730266A (ko)
EP (1) EP0155019B1 (ko)
JP (1) JPS60181925A (ko)
KR (1) KR930000207B1 (ko)
CA (1) CA1229172A (ko)
DE (1) DE3581094D1 (ko)
IE (1) IE57290B1 (ko)
NL (1) NL8400408A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3687408D1 (de) * 1985-09-30 1993-02-11 Siemens Ag Mehrstelliger carry-ripple-addierer in cmos-technik mit zwei typen von addiererzellen.
ATE85852T1 (de) * 1985-09-30 1993-03-15 Siemens Ag Addierzelle fuer carry-ripple-addierer in cmostechnik.
US4831578A (en) * 1985-11-25 1989-05-16 Harris Semiconductor (Patents) Inc. Binary adder
US4766565A (en) * 1986-11-14 1988-08-23 International Business Machines Corporation Arithmetic logic circuit having a carry generator
US4893269A (en) * 1988-04-29 1990-01-09 Siemens Aktiengesellschaft Adder cell for carry-save arithmetic
US5130575A (en) * 1989-09-20 1992-07-14 International Business Machines Corporation Testable latch self checker
US5479356A (en) * 1990-10-18 1995-12-26 Hewlett-Packard Company Computer-aided method of designing a carry-lookahead adder
JPH04172011A (ja) * 1990-11-05 1992-06-19 Mitsubishi Electric Corp 半導体集積回路
US5389835A (en) * 1991-04-12 1995-02-14 Hewlett-Packard Company Vector logic method and dynamic mousetrap logic gate for a self-timed monotonic logic progression
US5208490A (en) * 1991-04-12 1993-05-04 Hewlett-Packard Company Functionally complete family of self-timed dynamic logic circuits
US5250860A (en) * 1992-06-25 1993-10-05 International Business Machines Corporation Three-level cascode differential current switch
US5740201A (en) * 1993-12-10 1998-04-14 International Business Machines Corporation Dual differential and binary data transmission arrangement
US6088763A (en) * 1998-03-16 2000-07-11 International Business Machines Corporation Method and apparatus for translating an effective address to a real address within a cache memory
JP3264250B2 (ja) 1998-07-10 2002-03-11 日本電気株式会社 加算回路
WO2008038387A1 (fr) * 2006-09-28 2008-04-03 Fujitsu Limited Circuit à retenue anticipée, circuit de génération de retenue, procédé de retenue anticipée et procédé de génération de retenue

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3932734A (en) * 1974-03-08 1976-01-13 Hawker Siddeley Dynamics Limited Binary parallel adder employing high speed gating circuitry
US3970833A (en) * 1975-06-18 1976-07-20 The United States Of America As Represented By The Secretary Of The Navy High-speed adder
US4052604A (en) * 1976-01-19 1977-10-04 Hewlett-Packard Company Binary adder
JPS55136726A (en) * 1979-04-11 1980-10-24 Nec Corp High voltage mos inverter and its drive method
JPS5731042A (en) * 1980-07-31 1982-02-19 Toshiba Corp Multiplaying and dividing circuits
EP0052157A1 (de) * 1980-11-15 1982-05-26 Deutsche ITT Industries GmbH Binärer MOS-Carry-Look-Ahead-Paralleladdierer
US4425623A (en) * 1981-07-14 1984-01-10 Rockwell International Corporation Lookahead carry circuit apparatus
US4417314A (en) * 1981-07-14 1983-11-22 Rockwell International Corporation Parallel operating mode arithmetic logic unit apparatus
JPS58211252A (ja) * 1982-06-03 1983-12-08 Toshiba Corp 全加算器
US4504924A (en) * 1982-06-28 1985-03-12 International Business Machines Corporation Carry lookahead logical mechanism using affirmatively referenced transfer gates

Also Published As

Publication number Publication date
IE57290B1 (en) 1992-07-15
CA1229172A (en) 1987-11-10
DE3581094D1 (de) 1991-02-07
US4730266A (en) 1988-03-08
KR930000207B1 (ko) 1993-01-14
EP0155019B1 (en) 1990-12-27
EP0155019A1 (en) 1985-09-18
NL8400408A (nl) 1985-09-02
IE850283L (en) 1985-08-09
JPS60181925A (ja) 1985-09-17
JPH0438009B2 (ko) 1992-06-23

Similar Documents

Publication Publication Date Title
KR850006089A (ko) 논리 전가산 기회로
KR840006088A (ko) 디지탈 가산기 회로
GB1106004A (en) Logic circuit
KR850008017A (ko) Cmos 입출력회로
KR910013734A (ko) 잡음 허용 입력 버퍼
US4749886A (en) Reduced parallel EXCLUSIVE or and EXCLUSIVE NOR gate
KR870001516A (ko) 2진수의 보수 발생 장치
GB1206008A (en) Logic circuit
US3602705A (en) Binary full adder circuit
GB1435973A (en) Logic circuits utilizing insulated gate field effect transistors
JP2519227B2 (ja) 桁上げ伝播速度を増加させるダイナミック論理回路を含むグル−プ段を有する並列リバイナリ加算回路
DE3685026D1 (de) Getaktete cmos-schaltung mit mindestens einem cmos-schalter.
KR920001523A (ko) 검출 회로를 포함하는 반도체 집적회로
US3851185A (en) Blanking circuit
EP0224841B1 (en) Logic arithmetic circuit
KR890005996A (ko) 동기 플립플롭회로
EP0224656A3 (en) Cmos technique multistage carry ripple adder with two types of adder cells
JPH07118656B2 (ja) エンコード回路
GB1291184A (en) Logic interconnection including a field effect transistor
EP0302764B1 (en) Circuit for comparing magnitudes of binary signals
US4631425A (en) Logic gate circuit having P- and N- channel transistors coupled in parallel
JPS5922435A (ja) ラツチ回路
KR890011215A (ko) 일치판정회로
KR900003565B1 (ko) 부스(booth) 변환회로
GB1101598A (en) Comparison circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee