KR840006088A - 디지탈 가산기 회로 - Google Patents

디지탈 가산기 회로 Download PDF

Info

Publication number
KR840006088A
KR840006088A KR1019830004565A KR830004565A KR840006088A KR 840006088 A KR840006088 A KR 840006088A KR 1019830004565 A KR1019830004565 A KR 1019830004565A KR 830004565 A KR830004565 A KR 830004565A KR 840006088 A KR840006088 A KR 840006088A
Authority
KR
South Korea
Prior art keywords
transistors
output terminal
terminal
input
binary
Prior art date
Application number
KR1019830004565A
Other languages
English (en)
Inventor
아머 죤
Original Assignee
글렌 에이취 · 브르스틀
알. 씨. 에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글렌 에이취 · 브르스틀, 알. 씨. 에이 코포레이션 filed Critical 글렌 에이취 · 브르스틀
Publication of KR840006088A publication Critical patent/KR840006088A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G06F7/503—Half or full adders, i.e. basic adder cells for one denomination using carry switching, i.e. the incoming carry being connected directly, or only via an inverter, to the carry output under control of a carry propagate signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Software Systems (AREA)
  • Logic Circuits (AREA)
  • Saccharide Compounds (AREA)

Abstract

내용 없음

Description

디지탈 가산기 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 매체스터 자리올림 회로를 사용하는 종래 기술 전가산기의 개략선도.
제2도는 본 발명의 목적을 구체화하는 CMOS3전가산기의 개략전도.
제3도는 단일도전트랜지스터 처리 예를 들어, NFET 및 본 발명의 목적의 구체화를 실현하는 전가신기단의 개략도.

Claims (6)

  1. 자리올림 입력단자, 자리올림 출력단자 및 제1 및 제2 2진 디지트 입력단자를 가지는 2진 가산기단으로부터 자리올림 신호를 발생하기 위한 회로가 다른 노리크기를 지닌 상기 제1 및 제 2 2진 디지트 입력단자의 값에 응답하여 자리올림 출력단자에 자리올림 입력단자를 선택적으로 접속하는 제1스위치 수단과; 각각의 제어전극 및 각각의 주요한 전도경로를 가지는 제3(P11) 및 제4(N11) 트랜지스터와; 상기 자리올림 출력단자 () 와 정(+) 전위 (VD)의 전원 사이에서 제1(P11) 및 제3(P11)트랜지스터의 주요한 전도 경로를 직렬로 접속하는 수단과; 자리올림 출력단자와 부(-)전위(Vs)의 전원 사이에서 제2(N12) 및 제4(N11) 트랜지스터의 주요한 전도경로를 직렬로 접속하는 수단과; 제1 및 제2트랜지스터의 제어전극을 상기 제1 2진 디지트 입력단자(AK)에 접속하기 위한 각각의 수단과; 제3및 제4트랜지스터의 제어전극을 상기 제2의 2진 디지트 입력단자(BK)에 접속하기 위한 각각의 수단을 구비하는 것을 특징으로 하는 디지탈 가산기회로.
  2. 제1항의 회로장치에 있어서, 상기 제1(P10) 및 제3(P11)트랜지스터가 상기 제2(N12) 및 제4(N11)트랜지스터의 도전형(N)에 대해서 제1도전 P형 상보 트랜지스터인 것을 특징으로 하는 디지탈 가산기회로.
  3. 제1항 또는 제2항의 회로장치에 있어서, 제2(N12) 및 제4(N11)트랜지스터의 제어전극을 제1 및 제2 2진 디지트 입력단자에 접속하기 위한 각각의 수단이 직접 접속되어 있는 것을 특징으로 하는 디지탈가산기 회로.
  4. 제1항의 회로장치에 있어서, 제1(N22) 및 제3(N23) 트랜지스터의 제어전극을 제1(AK) 및 제2(BK) 2진 디지트 입력단자에 접속하기 위한 각각의 수단이 제1 2진 디지트 입력단자에 접속된 입력단자와 제1트랜지스터의 제어전극에 접속된 출력단자를 가지는 제1반전기회로(29)와; 제2의 2진 디지트입력에 접속된 입력단자와 제3트랜지스터의 제어전극에 접속된 출력단자를 가지는 제2반전기회로(28)를 구비하는 것을 특징으로 하는 디지탈가산기 회로.
  5. 제2항의 회로장치에 있어서, 제1(P10) 및 제3(P11)트랜지스터의 제어전극을 제1(AK) 및 제2(BK) 2진 입력단자에 접속하기 위한 각각의 수단이 직접 접속되어 있는 것을 특징으로 하는 디지탈가산기 회로.
  6. 합출력단자와 제1(AK) 및 제2(BK) 2진 입력단자에 접속되는 제1 및 제2입력단자를 가지는 배타적 OR 게이트(12)와 출력단자를 더 구비하고 있는 제1항의 디지탈 가산기단에 있어서, 상기 자리올림 입력단자및 배타적 OR 게이트의 출력단자(91)에 접속된 제1 및 제2입력단자를 가지는 상기 합출력단자와 결합된 출력을 가지는 배타적 NOR 게이트(18)와 자리올림 입력과 자리올림단자 사이에 접속된 주요한 전도경로와 상기 배타적 OR 게이트의 출력단자에 접속된 제어전극을 가지는 또 다른 트랜지스터를 구비하는 상기 제1스위치 수단(N1)을 구비하는 것을 특징으로 하는 디지탈 가산기회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830004565A 1982-09-30 1983-09-28 디지탈 가산기 회로 KR840006088A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US429328 1982-09-30
US06/429,328 US4523292A (en) 1982-09-30 1982-09-30 Complementary FET ripple carry binary adder circuit

Publications (1)

Publication Number Publication Date
KR840006088A true KR840006088A (ko) 1984-11-21

Family

ID=23702778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830004565A KR840006088A (ko) 1982-09-30 1983-09-28 디지탈 가산기 회로

Country Status (11)

Country Link
US (1) US4523292A (ko)
JP (1) JPS5981736A (ko)
KR (1) KR840006088A (ko)
AT (1) AT386292B (ko)
AU (1) AU568814B2 (ko)
CA (1) CA1191961A (ko)
DE (1) DE3335559A1 (ko)
ES (1) ES525879A0 (ko)
FR (1) FR2534045B1 (ko)
GB (1) GB2128781B (ko)
IT (1) IT1171086B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583192A (en) * 1983-09-30 1986-04-15 Motorola, Inc. MOS full adder circuit
JPS60116034A (ja) * 1983-11-28 1985-06-22 Toshiba Corp 加算回路
JPS60134932A (ja) * 1983-12-24 1985-07-18 Toshiba Corp プリチヤ−ジ型の桁上げ連鎖加算回路
JPS6170636A (ja) * 1984-09-10 1986-04-11 レイセオン　カンパニ− 全加算器回路
US4866658A (en) * 1984-09-10 1989-09-12 Raytheon Company High speed full adder
US4704701A (en) * 1984-11-01 1987-11-03 Raytheon Company Conditional carry adder for a multibit digital computer
US4718034A (en) * 1984-11-08 1988-01-05 Data General Corporation Carry-save propagate adder
US4685079A (en) * 1984-12-14 1987-08-04 Rca Corporation Ripple-borrow binary subtraction circuit
US4707800A (en) * 1985-03-04 1987-11-17 Raytheon Company Adder/substractor for variable length numbers
US4709346A (en) * 1985-04-01 1987-11-24 Raytheon Company CMOS subtractor
JPS62111325A (ja) * 1985-07-12 1987-05-22 Mitsubishi Electric Corp マンチェスタ型キャリィ伝搬回路
JPH07104774B2 (ja) * 1985-11-26 1995-11-13 株式会社東芝 同期式演算回路
US4739503A (en) * 1986-04-21 1988-04-19 Rca Corporation Carry/borrow propagate adder/subtractor
DE3630605A1 (de) * 1986-09-09 1988-03-17 Lueder Ernst Prof Dr Ing Cmos-halbleiteranordnung als exor-nor-schaltung, insbesondere als baustein fuer eine cmos-volladdierstufe
JPS63140334A (ja) * 1986-12-02 1988-06-11 Mitsubishi Electric Corp 桁上げ信号伝播回路
JPS63145526A (ja) * 1986-12-09 1988-06-17 Mitsubishi Electric Corp 桁上げ信号伝播回路
IT1210751B (it) * 1987-05-20 1989-09-20 Cselt Centro Studi Lab Telecom Sommatore veloce in tecnologia c mos
US5047975A (en) * 1987-11-16 1991-09-10 Intel Corporation Dual mode adder circuitry with overflow detection and substitution enabled for a particular mode
JPH01180633A (ja) * 1988-01-12 1989-07-18 Mitsubishi Electric Corp 加算器
JPH0736151B2 (ja) * 1988-05-12 1995-04-19 三菱電機株式会社 全加算回路
US4899305A (en) * 1988-06-15 1990-02-06 National Semiconductor Corp. Manchester carry adder circuit
JPH03175530A (ja) * 1989-12-04 1991-07-30 Nec Corp 論理回路
DE4342639C1 (de) * 1993-12-14 1995-04-27 Siemens Ag Volladdierstufe und Verwendung
US6226735B1 (en) * 1998-05-08 2001-05-01 Broadcom Method and apparatus for configuring arbitrary sized data paths comprising multiple context processing elements
WO2008079336A2 (en) * 2006-12-21 2008-07-03 Vns Portfolio Llc Inversion of alternate instruction and/or data bits in a computer
US9672185B2 (en) * 2013-09-27 2017-06-06 International Business Machines Corporation Method and system for enumerating digital circuits in a system-on-a-chip (SOC)
US10613829B2 (en) * 2018-05-17 2020-04-07 Qualcomm Incorporated Performance power optimized full adder

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50144372A (ko) * 1974-05-09 1975-11-20
US3900742A (en) * 1974-06-24 1975-08-19 Us Navy Threshold logic using complementary mos device
US4052604A (en) * 1976-01-19 1977-10-04 Hewlett-Packard Company Binary adder
JPS52152132A (en) * 1976-06-14 1977-12-17 Matsushita Electric Ind Co Ltd Carry siganl generator circuit
DE2647982A1 (de) * 1976-10-22 1978-04-27 Siemens Ag Logische schaltungsanordnung in integrierter mos-schaltkreistechnik
JPS53146558A (en) * 1977-05-26 1978-12-20 Citizen Watch Co Ltd Oscillator circuit
US4152775A (en) * 1977-07-20 1979-05-01 Intel Corporation Single line propagation adder and method for binary addition
US4217502A (en) * 1977-09-10 1980-08-12 Tokyo Shibaura Denki Kabushiki Kaisha Converter producing three output states
US4357675A (en) * 1980-08-04 1982-11-02 Bell Telephone Laboratories, Incorporated Ripple-carry generating circuit with carry regeneration
US4417316A (en) * 1981-07-14 1983-11-22 Rockwell International Corporation Digital binary increment circuit apparatus
US4425623A (en) * 1981-07-14 1984-01-10 Rockwell International Corporation Lookahead carry circuit apparatus
US4439835A (en) * 1981-07-14 1984-03-27 Rockwell International Corporation Apparatus for and method of generation of ripple carry signals in conjunction with logical adding circuitry
US4471454A (en) * 1981-10-27 1984-09-11 Ibm Corporation Fast, efficient, small adder

Also Published As

Publication number Publication date
FR2534045A1 (fr) 1984-04-06
ATA344883A (de) 1987-12-15
ES8405969A1 (es) 1984-06-16
GB2128781B (en) 1986-06-25
AT386292B (de) 1988-07-25
US4523292A (en) 1985-06-11
IT8322927A1 (it) 1985-03-20
IT1171086B (it) 1987-06-10
AU568814B2 (en) 1988-01-14
CA1191961A (en) 1985-08-13
GB8326059D0 (en) 1983-11-02
DE3335559A1 (de) 1984-04-05
AU1939783A (en) 1984-04-05
IT8322927A0 (it) 1983-09-20
FR2534045B1 (fr) 1987-10-23
GB2128781A (en) 1984-05-02
JPS5981736A (ja) 1984-05-11
ES525879A0 (es) 1984-06-16

Similar Documents

Publication Publication Date Title
KR840006088A (ko) 디지탈 가산기 회로
KR930003557B1 (ko) 전송게이트
US3767906A (en) Multifunction full adder
KR840006895A (ko) 인터페이스 회로
KR920022647A (ko) 차동 입력 회로
EP0481530A3 (en) Digital input circuit
KR870009553A (ko) 논리회로
JPS5915216B2 (ja) 電圧レベルシフタ
KR890005977A (ko) 증폭기 장치
US4006365A (en) Exclusive or integrated logic circuits using complementary MOSFET technology
KR900012420A (ko) 전압차 변환용 비교기
KR880001109A (ko) 집적논리회로
KR870006721A (ko) 반도체 전자회로
KR890005992A (ko) 상보신호 출력회로
KR910002116A (ko) 반도체 장치를 위한 전압 발생회로
KR850006089A (ko) 논리 전가산 기회로
US4031409A (en) Signal converter circuit
US2892099A (en) Semi-conductor adder
KR890008999A (ko) 디지탈 집적회로
KR850700091A (ko) 고효율 igfet연산 증폭기
US3878986A (en) Full adder and subtractor circuit
GB1509976A (en) Logic circuit
KR900012422A (ko) Mos 테크놀러지로 집적된 트랜지스터 회로
KR910007279A (ko) Ttl/cmos레벨 변환기
ATE61689T1 (de) Abtast- und halteschaltung.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application