KR890008999A - 디지탈 집적회로 - Google Patents

디지탈 집적회로 Download PDF

Info

Publication number
KR890008999A
KR890008999A KR1019880014313A KR880014313A KR890008999A KR 890008999 A KR890008999 A KR 890008999A KR 1019880014313 A KR1019880014313 A KR 1019880014313A KR 880014313 A KR880014313 A KR 880014313A KR 890008999 A KR890008999 A KR 890008999A
Authority
KR
South Korea
Prior art keywords
terminal
carry
switching device
switching devices
switching
Prior art date
Application number
KR1019880014313A
Other languages
English (en)
Inventor
헨리쿠스 요제프 코르넬리쎈 베르나르두스
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR890008999A publication Critical patent/KR890008999A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
    • G06F7/508—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using carry look-ahead circuits

Abstract

내용 없음

Description

디지탈 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 논리 회로망 및 캐리 전송 스테이지를 구비한 캐리 선견 회로의 실시예에 대한 개략 회로 다이어그램도.
제2도 및 제3도는 제1도에서 도시한 논리 회로망용으로 적합한 대안 캐리 전송 스테이지 도시도.

Claims (9)

  1. 캐리 전송 스테이지 및 캐리 전송 스테이지에 접속한 대칭 출력단을 갖는 논리 회로망을 구비하고, 상기 캐리 전송 스테이지는 제1, 제2, 제3단자를 각각 구비한 제1 및 제2능동 스위칭 장치를 구비하며, 스위칭 장치의 제1단자는 선행 캐리 선견 회로로 부터 상보형 입력 캐리 신호를 수신하기 위해 접속되어 있으며, 제2단자는 공통 절점을 만들도록 함께 접속되고, 제2단자는 논리 회로망의 각각의 출력단에 접속되며, 각각의 부하 회로는 대칭 출력 캐리 신호를 제공하기 위하여 제3단자에 접속된 캐리 선견 회로에 있어서, 상기 논리 회로망은 스위칭 장치의 n군을 구비하며, 여기서, n은 2 또는 그이상의 정수이며, 각각의 군은 제1, 제2, 제3능동 스위칭 장치를 구비하며, 각 스위칭 장치는 제1, 제2, 제3단자를 가지며, 제1스위칭 장치의 제2단자 및 제2스위칭 장치의 제3단자는 논리 회로망의 각각의 출력단에 접속되며, 제1스위칭 장치의 제3단자 및 제2스위칭 장치의 제2단자 및 제3스위칭 장치의 제3단자는 내부절감에 접속되며, 제1군중 제1스위칭 장치의 제2단자는 상기 공통 절점에 접속되고, 제2내지 제n군중 제3스위칭 제2단자는 직접 상기 군의 내부 절점에 접속되며, 제n군내의 절점은 공급 전압 라인에 접속되며, 스위칭 장치의 각 군은 가산되는 두수의 함축 대응하기 위해 두 비트 Ai, Bi의 논리화에 응답하며, 논리결과 A B는 제1스위칭 장치의 제1단자에 인가되며, 논리결과는 제2스위칭 장치의 제1단자에 인가되며, 논리결과 AiBi는 제3스위칭 장치의 제1단자에 인가되는 것을 특징으로 하는 캐리 선견 회로.
  2. 제1항에 있어서, 논리 회로망의 제1, 제2 및 제3스위칭 장치가 NMOS트랜지스터를 구비하는 것을 특징으로 하는 캐리 선견 회로.
  3. 제1 또는 제2항에 있어서, 캐리 전송 스테이지의 제1 및 제2 능동 스위칭 장치가 공통 절점에 접속된 상기 에미터 전극을 가진 바이폴러 트랜지스터를 구비하는 것을 특징으로 하는 캐리 선견 회로.
  4. 제1 또는 2항에 있어서, 제1 및 제2능동 스위칭 장치가 공통 절점에 접속된 상기 소스 전극을 가진 NMOS트랜지스터를 구비하는 것을 특징으로 하는 캐리 선견 회로.
  5. 제3 또는 4항에 있어서, 상기 부하회로는 저항성이며, 상기 출력 캐리 신호는 제1 및 제2능동 스위칭장치의 제3단자로 부터 유도되는 것을 특징으로 하는 캐리 선견 회로.
  6. 제3, 4 또는 5항에 있어서, 정전류원은 상기 공급 전압 라인에 제n군내에 내부 절점을 접속하는 것을 특징으로 하는 캐리 선견 회로.
  7. 제4항에 있어서, 상기 캐리 전송 스테이지의 부하 회로는 제1 및 제2스위칭 장치의 각각의 제3단자 및 다른 전압 공급 라인간에 접속된 상기 소스-드레인단을 가진 각각 제1 및 제2 PMOS 트랜지스터를 구비하고 또한 제1 및 제2 PMOS 트랜지스터의 게이트 전극은 상기 제1능동 스위칭 장치의 제3단자에 교차연결된 것을 특징으로 하는 캐리 선견 회로.
  8. 제4항에 있어서, 캐리 전송 스테이지의 각각의 부하 회로는 제1 및 제2능동 스위칭 장치의 각각의 제3단자와 다른 공급 전압 라인간에 접속된 NMOS 트랜지스터 및 각각의 제1 및 제2캐스토드 접속된 PMOS를 구비하고, 부하 회로의 상기 제1 및 제2 NMOS 트랜지스터의 게이트 전극은 기준 전압원에 접속되고, 제1 및 제2 PMOS 트랜지스터의 게이트 전극은 제2 및 제1능동 스위칭 장치의 제3단자에 교차 연결되며, 또한 대칭 출력 캐리 신호는 PMOS 및 NMOS 트랜지스터의 공통 접점에서 유도되는 것을 특징으로 하는 캐리 선견 회로.
  9. 캐리 선견 회로에 있어서, 상기에 관해 설명되고 첨부 도면으로 나타낸 바와같이 대체적으로 작동하도록 조립되고 배열된 것을 특징으로 하는 캐리 선견 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880014313A 1987-11-02 1988-11-01 디지탈 집적회로 KR890008999A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8725625 1987-11-02
GB8725625A GB2211966A (en) 1987-11-02 1987-11-02 Digital integrated circuit

Publications (1)

Publication Number Publication Date
KR890008999A true KR890008999A (ko) 1989-07-13

Family

ID=10626288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880014313A KR890008999A (ko) 1987-11-02 1988-11-01 디지탈 집적회로

Country Status (9)

Country Link
US (1) US4962471A (ko)
EP (1) EP0318075B1 (ko)
JP (1) JPH01166128A (ko)
KR (1) KR890008999A (ko)
CN (1) CN1014557B (ko)
DE (1) DE3886707T2 (ko)
FI (1) FI94990C (ko)
GB (1) GB2211966A (ko)
IE (1) IE62171B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5092919A (en) * 1991-01-15 1992-03-03 Imperial Chemical Industries Plc Certain 2-(2'-methyl-3',4'-trisubstituted benzoyl)-1,3-cyclohexanediones
KR100225594B1 (ko) * 1991-03-29 1999-10-15 가나이 쯔도무 반도체 집적회로장치에서 실행되는 전류구동신호 인터페이스
FR2683349B1 (fr) * 1991-10-31 1996-10-04 France Telecom Reseau de resistances binaires et son utilisation pour l'etiquetage de composantes connexes d'images numerisees en vision artificielle.
US5276635A (en) * 1992-02-04 1994-01-04 Motorola, Inc. Method and apparatus for performing carry look-ahead addition in a data processor
US5636156A (en) * 1994-12-12 1997-06-03 International Business Machines Corporation Adder with improved carry lookahead structure
US5619442A (en) * 1995-04-07 1997-04-08 National Semiconductor Corporation Alternating polarity carry look ahead adder circuit
KR100244396B1 (ko) * 1996-12-30 2000-02-01 김영환 캐리 룩어헤드 가산기
RU2131145C1 (ru) * 1998-06-16 1999-05-27 Закрытое акционерное общество Научно-технический центр "Модуль" Нейропроцессор, устройство для вычисления функций насыщения, вычислительное устройство и сумматор
US7028069B1 (en) * 2000-05-01 2006-04-11 Raza Microelectronics Inc. Dynamic circuit using exclusive states
CN104300965B (zh) * 2014-10-01 2017-06-30 黑龙江大学 采用带通阈加载技术的k值和十值半加器和半减器的构建方法及其电路
US10223071B2 (en) * 2017-04-14 2019-03-05 Qualcomm Incorporated Energy-efficient variable power adder and methods of use thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8304400A (nl) * 1983-12-22 1985-07-16 Philips Nv Digitale geintegreerde schakeling met complementaire veldeffekttransistoren.
JPS60205631A (ja) * 1984-03-29 1985-10-17 Toshiba Corp 全加算回路
US4563751A (en) * 1984-04-26 1986-01-07 Motorola, Inc. Carry propagate adder circuit which differentially senses a carry input
JPS61143841A (ja) * 1984-12-17 1986-07-01 Nippon Telegr & Teleph Corp <Ntt> トランスフアゲ−トを用いた論理回路
JPS62111325A (ja) * 1985-07-12 1987-05-22 Mitsubishi Electric Corp マンチェスタ型キャリィ伝搬回路

Also Published As

Publication number Publication date
EP0318075B1 (en) 1993-12-29
CN1032985A (zh) 1989-05-17
IE62171B1 (en) 1994-12-28
FI884979A (fi) 1989-05-03
EP0318075A2 (en) 1989-05-31
DE3886707T2 (de) 1994-06-30
EP0318075A3 (en) 1991-04-24
JPH01166128A (ja) 1989-06-30
US4962471A (en) 1990-10-09
FI94990C (fi) 1995-11-27
GB2211966A (en) 1989-07-12
IE883264L (en) 1989-05-02
CN1014557B (zh) 1991-10-30
FI94990B (fi) 1995-08-15
FI884979A0 (fi) 1988-10-28
DE3886707D1 (de) 1994-02-10
GB8725625D0 (en) 1987-12-09

Similar Documents

Publication Publication Date Title
KR930003557B1 (ko) 전송게이트
US3551693A (en) Clock logic circuits
EP0110060B1 (en) Fet voltage level shift circuitry
KR950004709A (ko) 모스(mos) 차동 전압-전류 변환 회로
KR870009553A (ko) 논리회로
US4006365A (en) Exclusive or integrated logic circuits using complementary MOSFET technology
US4864159A (en) ECL to CMOS transition amplifier
KR840002176A (ko) 반도체 집적회로 장치
KR930001585A (ko) 출력 회로 및 반도체 집적 회로 장치
KR890008999A (ko) 디지탈 집적회로
KR880001109A (ko) 집적논리회로
KR950007285A (ko) 플립플롭형 증폭 회로
US3969638A (en) Integrated circuit breaker
EP0511711A2 (en) Programmable combinational logic circuit
KR880012009A (ko) BiMOS 논리회로
KR930004351B1 (ko) 레벨 변환회로
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
KR910016077A (ko) 반도체집적회로
KR910021008A (ko) 전류전달회로
KR940003448A (ko) 반도체 기억장치
EP0130363A2 (en) Differential logic circuit implemented in complementary transistor technology
KR940020669A (ko) 바이어스 회로(bias circuit)
KR910017735A (ko) 증폭기 장치
KR900015465A (ko) Cmos 전압레벨 시프팅 및 함수회로
KR910014944A (ko) 반도체 집적회로장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application