SU1270756A1 - Сумматор - Google Patents
Сумматор Download PDFInfo
- Publication number
- SU1270756A1 SU1270756A1 SU843743816A SU3743816A SU1270756A1 SU 1270756 A1 SU1270756 A1 SU 1270756A1 SU 843743816 A SU843743816 A SU 843743816A SU 3743816 A SU3743816 A SU 3743816A SU 1270756 A1 SU1270756 A1 SU 1270756A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- type
- transistors
- adder
- transistor
- gate
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении БИС на дополн ющих МДП-транзисторах. Целью изобретени вл етс повышение быстродействи , Цель достигаетс изменением св зей между входными ВДЦ-транзисторами и информационными входами и входом переноса сумматора, а также введением св зи МДП-транзисторов, подключенных к выходу переноса сумматора с его первым информационным входом. Это дает возможность исключить последовательное соединение двунаправленных ключей при построении многоразр дных сумматоров на основе данного, а также обеспечивает усиление сигнала переноса между разр дами. 1 ил., 1 табл. (Л С
Description
ю о сд
О5 Изобретение относитс к вычислительной технике и может . быть исполь зовано при построении интегральных схем обработки цифровой информа1ции на дополн ющих МДП-транзисторах. Целью изобретени вл етс повышение быстродействи сумматора. На чертеже представлена принципиальна электрическа схема сумматора . Сумматор содержит МДП-транзисторы 1-12, из которыхтранзисторы 1, 62 2, 5, 6., 7 и 12 вл ютс транзисторами р -типа, а остальные п-типа,. элементы НЕ 13 и 14, первый информационный вход 15, вход переноса 16, второй информационный вход 17, выход 18 суммы и выход 19 переноса. Работа сумматора иллюстрируетс с помощью таблицы истинности сумматора , дополненной таблицей состо ний транзисторов. Символы П и 3 соответствуют провод щему и закрытому состо нию транзисторов.
ла переноса, подаваемого на вход 16, что дает возможность эффективно использовать данный сумматор в многоразр дных сумматорах.
Claims (1)
- Формула изобретениСумматор, содержащий шесть ЩПтранзисторов п-типа, шесть МДП-транзисторов р -типа и два элемента НЕ, причем затвор первого МДП-транзистора р -типа соединен с истоком второго МДП-транзистора р -типа, с первым информационным входом сумматора и с входом первого элемента НЕ, выход которого соединен с затвором первого и с истоком второго МДП-транзисторов п-типа, вход второго элемента НЕ соединен со стоками первого и второго МДП-транзисторов р -типа , со стоками первого и второго МДП-гтранзисторов п-типа, с истокомМДП-транзисторов р -типа и с затвором четвертого. МДП-транзистора р-типа, выход второго элемента НЕ соединен с истоком четвертого МДПтранзистора п-типа, с затворами п того и шестого МДП-транзисторов п-типа и с затвором шестого МДП-транзистора р -типа, выход переноса сумматора соединен со стоками п того и шестого МДП-транзисторов р -типа и со стоками третьего и шестого МДП-транзисторов п-типа, выход суммы сумматора соединен со стоками третьего и четвертого МДПтранзисторов р -типа и со CTOKaNm четвертого и п того МДП-транзисторов п-типа, затвор второго МДП-транзистора р -типа соединен с затвором второго МДП-транзистора п-типа, с истоками первого МДП-транзистора Р -типа и первого МДП-транзистора п-типа, затвор третьего МДП-транзис тора р -типа соединен с затворомчетвертого МДП-транзистора п-типа с истоками четвертого и шестого МДП-транзисторов р -типа и со сто ками третьего и п того МДП-транзис торов п-типа, отличающий с тем, что, с целью повышени быстродействи , истоки п того МДПтранзистора р -типа и шестого МДП12707564J транзистора п-типа соединены с первым информационным входом сумматора, исток четвертого МДП-транзистора р-типа соединен с вторым информаци5 онным входом сумматора, исток тервого МДП - транзистора, р - тида соединен с входом переноса сумматора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843743816A SU1270756A1 (ru) | 1984-05-25 | 1984-05-25 | Сумматор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843743816A SU1270756A1 (ru) | 1984-05-25 | 1984-05-25 | Сумматор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1270756A1 true SU1270756A1 (ru) | 1986-11-15 |
Family
ID=21120211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843743816A SU1270756A1 (ru) | 1984-05-25 | 1984-05-25 | Сумматор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1270756A1 (ru) |
-
1984
- 1984-05-25 SU SU843743816A patent/SU1270756A1/ru active
Non-Patent Citations (1)
Title |
---|
За вка JP № 55-1619, кл. G 06 F 7/50, 1980. Авторское свидетельство СССР № 1100620, кл. G 06 F 7/50, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0187697A3 (en) | Balanced cmos logic circuits | |
JPH0435224A (ja) | 半導体装置 | |
CA2101559A1 (en) | Complementary logic input parallel (clip) logic circuit family | |
KR890009000A (ko) | 디지탈 집적 회로 | |
DE3485235D1 (de) | Eingangssignalpegelwandler fuer eine mos-digitalschaltung. | |
SU1270756A1 (ru) | Сумматор | |
SU1287147A1 (ru) | Узел формировани переноса в сумматоре | |
SU1269123A1 (ru) | Узел формировани переноса в сумматоре | |
SU1008909A1 (ru) | Полусумматор на МДП-транзисторах | |
SU1191906A1 (ru) | Сумматор по модулю два | |
SU1406591A1 (ru) | Сумматор | |
JPS5731043A (en) | Semiconductor operating circuit | |
SU1679482A1 (ru) | Блок формировани переноса | |
JPS596627A (ja) | 半導体集積回路装置 | |
JPS61237515A (ja) | インバ−タ回路 | |
SU1363189A1 (ru) | Узел формировани переноса | |
JPS60194617A (ja) | 排他的論理和回路 | |
SU1381490A1 (ru) | Одноразр дный сумматор на МОП-транзисторах | |
SU1149399A1 (ru) | Формирователь с трем состо ни ми на выходе | |
JPH0448254B2 (ru) | ||
SU943712A1 (ru) | Одноразр дный двоичный сумматор | |
SU1177809A1 (ru) | Узел формирования переноса в сумматоре | |
SU790340A1 (ru) | Логический элемент "исключающее или" на кмдп-транзисторах | |
JPS6441924A (en) | Logic circuit | |
SU1223223A1 (ru) | Формирователь переноса |