SU1688398A1

SU1688398A1 - Компаратор напр жений

Info

Publication number: SU1688398A1
Application number: SU894708449A
Authority: SU
Inventors: Александр Евгеньевич Втюрин; Игорь Владимирович Ситняковский; Дмитрий Львович Шлемин
Original assignee: Новосибирский электротехнический институт связи им.Н.Д.Псурцева
Priority date: 1989-06-21
Filing date: 1989-06-21
Publication date: 1991-10-30

Abstract

Изобретение относитс к импульсной технике и может быть использовано при пост роении аналого-цифровых систем, выпол- ненных по КМОП технологии. Цель изобретени - расширение области применени . Компаратор напр жени содержит входной дифференциальный каскад 1, выполненный на дифференциальной паре р- канальных транзисторов 2 и 3, р-канальном транзисторе генератора 4 тока, дополнительные синхронизирующие р-канальные транзисторы 5 и 6. нагрузочное токовое зеркало на n-канальных транзисторах 7 и 8, блок 9 фиксатора на n-канальных транзисторах 10-12, источник 13 положительного питающего напр жени , источник 14 отрицательного питающего напр жени , источник 15 опорного напр жени , первую входную шину 16, вторую входную шину 17, шину 18 синхроимпульсов, выходные шины 19 и 20. Отсутствие шунтировани выходных узлов (выходных шин) транзисторами 7 и 8 позвол ет получить большой размах выходных напр жений при использовании транзисторов 10-12 с минимальным отношением ширины канала к его длине. Это позвол ет сократить площадь кристалла компаратора и, следовательно, повысить степень интеграции всего кристалла, что обеспечивает повышение быстродействи и упрощение, т.е. расшир ет область применени . 1 ил. И

Description

О 00 00

со ю

00

Изобретение относитс к импульсной технике и предназначено дл использовани в аналого-цифровых системах различного назначени , выполненных по КМОП технологии быстродействующих БИС и СБИС.

Цель изобретени - расширение области применени за счет уменьшени емкости выходных узлов.

На чертеже изображена принципиальна электрическа схема предлагаемого компаратора напр жений, на которой под МОП-транзисторами с каналами первого типа проводимости подразумеваютс р-ка- нальные МОП-транзисторы, под МОП-транзисторами с каналами второго типа проводимости подразумеваютс п-ка- нальные МОП-транзисторы, а под первой шиной источника питани - отрицательна шина источника питани .

Компаратор напр жений содержит входной дифференциальный каскад 1, выполненный на дифференциальной паре р- канальных транзисторов 2 и 3, р-канальном транзисторе генератора 4 тока, дополнительные синхронизирующие р-канальные транзисторы 5 и 6, нагрузочное токовое зеркало на n-канальных транзисторах 7 и 8, а также блока 9 фиксатора на п-канальных транзисторах 10-12, источник 13 положительного питающего напр жени , источник 14 отрицательного питающего напр жени , источник 15 опорного напр жени , первую входную шину 16, вторую входную шину 17, шину 18 синхроимпульсов, выходные шины 19 и 20. При этом входной дифференциальный каскад состоит из генератора 4 тока, выполненного на МОП-транзисторах с каналом первого типа проводимости, дифференциальной пары МОП-транзисторов 2 и 3 с каналами первого типа проводимости, нагрузки в виде токового зеркала на МОП- транзисторах 7 и 8 с каналами второго типа проводимости и блок 9 фиксатора, содержащий синхронизирующий МОП-транзистор 12 с каналом второго типа проводимости, исток которого подключен к первой шине источника 14 питани , затвор подключен к шине 18 синхроимпульсов, а сток соединен с истоками двух МОП-транзисторов 10 и 11 с каналами второго типа проводимости, при этом затвор и сток первого из этих транзисторов 10 подключен к стоку и затвор соответственно второго из этих транзисторов 11, причем стоки последних двух транзисторов 10 и 11 подключены к стокам транзисторов 2 и 3 дифференциальной пары и к выходным шинам устройства, два дополнительных синхронизирующих МОП-транзистора 5 и 6 с каналами первого типа проводимости, истоки которых соединены

со стоками транзисторов 2 и 3 дифФорпнци- альной пары, а стоки со стоками транзи сторов 7 и В токового зеркала, при этом затворы дополнительных синхронизирующих транзисторов 5 и 6 подключены к шине 18 синхроимпульсов.

Компаратор напр жений работает следующим образом.

Предположим, что на шине 18 синхро0 импульсов имеетс низкий логический уровень . При этом транзисторы 5 и 6 открыты и не оказывают вли ни на работу дифференциального каскада 1, так как сопротивление канала открытого МОП-транзистора пре5 небрежимо мало по сравнению с динамическим сопротивлением нагрузки токового зеркала. Разность уровней напр жений на выходных шинах 19 и 20 соответствует усиленной разности входных сигналов, подан0 ных на затворы транзисторов шин 16 и 17. В момент подачи на шину 18 синхроимпульса транзисторы 5 и 6 закрываютс , устран таким образом шунтирование выходных шин 19 и 20 транзисторами 7 и 8. При этом

5 транзистор 12 фиксатора открываетс и фиксатор срабатывает, устанавлива на выходных шинах 19 и 20 логические уровни, соответствующие разности входных напр жений . Так как при подаче синхроимпульса

0 отсутствует шунтирование выходных шин транзисторами токового зеркала, как указывалось выше, то весь ток. транзистора генератора 4 протекает либо через транзисторы 10 и 12, либо 11 и 12, в зависимости от

5 пол рности разности входных напр жений. Другими словами, один из транзисторов 10 или 11 закрыт, следовательно, на его стоке установитс уровень напр жени , близкий к напр жению источника 13 питани . Соот0 ветственно другой из указанных транзисторов находитс в ненасыщенном состо нии и сопротивление его канала значительно меньше, чем сопротивление канала одного из транзисторов 2 и 3 и транзистора генера5 тора 4, работающих в режиме насыщени . Это означает, что на соответствующей выходной шине устанавливаетс уровень напр жени , близкий к напр жению источника 14 питани . Отсутствие шунтиро0 вани выходных шин транзисторами 7 и 8 позвол ет получить большой размах выходных напр жений при использовании транзисторов 10-12 с минимальным отношением ширины канала к его длине.

5 Это позвол ет сократить площадь кристалла ИС, занимаемую компаратором и, следовательно, повысить степень интеграции всего кристалла. Кроме того, при этом значительно уменьшаетс емкость выходных шин, следовательно, повышаетс быстродействие , что позвол ет отказатьс от разр дки емкостей выходных шин при помощи подключени МОП-транзистора между выходными шинами и использовани генератора импульсов разр дки. Разр дка указанных шин происходит достаточно быстро через транзисторы 5, 7 и 6, 8 после установлени на шине 18 низкого логического уровн .

Claims

Формула изобретени Компаратор напр жений, содержащий входной дифференциальный каскад, состо щий из генератора посто нного тока, выполненного на МОП-транзисторе с каналом первого типа проводимости, дифференциальную пару МОП-транзисторов с каналами первого типа проводимости, затворы которых подключены к входным шинам компаратора , нагрузки в виде токового зеркала на МОП-транзисторах с каналами второго типа проводимости, истоки которых подключены к первому источнику напр жени питани .

и блок фиксатора, содержащий синхронизирующий МОП-транзистор с каналом второго типа проводимости, исток которого подключен к первому источнику напр жени питани , затвор соединен с шиной синхроимпульсов, а сток соединен с истоками двух МОП-транзисторов с каналами второго типа проводимости, затвор и исток первого из которых подключены к стоку и

затвору соответственно второго из этих транзисторов, а стоки подключены к стокам транзисторов дифференциальной пары и выходным шинам устройства, отличающийс тем, что, с целью расширени

области применени , в дифференциальный каскад введены два дополнительных синхронизирующих МОП-транзистора с каналами первого типа проводимости, истоки которых подключены к стокам транзисторов

дифференциального каскада, стоки - к стокам транзисторов токового зеркала, а затворы подключены к шине синхроимпульсов.