SU1539995A1 - Формирователь импульсов на МДП-транзисторах - Google Patents

Abstract

Изобретение относитс  к цифровым интегральным схемам на МДП-транзисторах и может быть использовано в качестве выходного устройства - формировател , элемента с трем  состо ни ми и т.д. Цель изобретени  - повышение быстродействи  формировател  импульсов (ФИ) на МДП-транзисторах достигаетс  путем введени  в ФИ, содержащий выходной каскад 1 с трем  состо ни ми и блок восстановлени  уровней 2, блока управлени  3, состо щего из транзистора 16 P-типа, четырех транзисторов 17-20 N-типа и инвертора 21. Когда выходна  шина 9 устройства находитс  в третьем состо нии, блок управлени  3 при подаче на управл ющий вход 22 сигнала логической "1" вырабатывает на своих выходах 14 и 15 сигналы, которые обеспечивают отпирание одного из транзисторов 12 или 13 блока восстановлени  уровней 2. В результате на выходной шине 9 устанавливаетс  напр жение, примерно равное половине напр жени  питани , что при переключении транзисторов 10 или 11 выходного каскада 1 с трем  состо ни ми обеспечивает уменьшение времени переключени , т.е. повышаетс  быстродействие ФИ. 1 ил.

Description

Изобретение относитс  к цифровым интегральным схемам и может быть использовано в качестве выходного устройства , формирователи, элемента с трем  состо ни ми.

Целью изобретений  вл етс  повышение быстродействи  формировател . Цель достигаетс  путем выполнени  блока восстановлени  уровней в виде парафазного каскада на комплементарных МДП-транзисторах, затворы которых подключены к выходам введенного в устройство блока управлени , выполненного1 на четырех транзисторах n-типа, одном транзисторе р-типа и инверторе. После установлени  третьего состо ни  на выходе устройства перед переключением выходного каскада с трем  состо ни ми производитс  подача сигнала управлени  на блок управлени , который формирует на своих выходах напр жение определенной величины, благодар  чему отпираетс  один из транзисторов блока восстановлени  уровней в зависимости от состо ни  выходной шины«и потенциал выходной шины измен етс  таким образом, что рабочий перепад напр жений на выходной шине уменьшаетс , чем достигаетс  уменьшение времени установлени  нового состо ни  на выходной шине.

На чертеже приведена принципиальна  схема формировател  импульсов на МДП-транзисторах.

Устройство содержит выходной каскад } с трем  состо ни ми, блок 2 восстановлени  уровней и блок 3 управлени . Входы 4 и 5 выходного каскада 1 с трем  состо ни ми, который включен между шиной питани  6 и общей шиной 7,  вл ютс  логическими входами устройства и могут быть подключены к логическому блоку 8.

Выходной каскад 1 с трем  состо ни ми , выход которого подключен к выходной шине 9 устройства и к выходу блока 2 восстановлени  уровней, может .содержать пару последовательно .включенных комплементарных транзисторов Ю и П, затворы которых  вл ютс  входами выходного каскада с трем  состо ни ми, а стоки тех же транзисторов подключены к выходу того же каскада.

Блок 2 восстановлени  уровней содержит транзистор 12 n-типа и транзистор 13 р-типа, истоки которых

0

5

0

5

0

5

0

5

объединены и  вл ютс  выходом указанного блока, затворы подключены к первому 14 и второму 15 выходам бло-| ка 3 управлени , а стоки - соответственно к шине 6 питани  и общей 1йине 7.

Блок 3 управлени  содержит транзистор 16 р-типа и четыре транзистора 17-20 n-типа, а также инвертор 21 , .вход которого соединен с затвором транзистора 16 р-типа, стоком и затвором первого транзистора ,17 n-типа и подключен к управл ющему входу 22 устройства, а выход подключен к истоку третьего 19 и затвору четвертого 20 транзисторов п-типа.

Исток первого 17, сток и затвор второго 18 и сток четвертого 20 транзисторов n-типа объединены и подключены к первому выходу 14 блока

3управлени .

Исток второго 18, сток и затвор третьего 19 транзисторов п-типа, сток транзистора 16 р-типа подклю- чены к второму выходу 15 блока 3 управлени . Истоки транзисторов 16 р-типа и четвертого транзистора 20 n-типа подключены соответственно к шине питани  6 и общей шине 7. Инвертор 21 может быть выполнен в виде КМДП-инвертора.

Выходна  шина 9 устройства погружена на емкостную нагрузку в виде эквивалентного конденсатора.

Формирователь импульсов функционирует следующим образом.

Логический блок 8 вырабатывает сигналы, которые подаютс  на входы

4и 5 выходного каскада 1 с трем  состо ни ми. Когда на входы 4 и 5 поданы сигналы, соответствующие уровню напр жени  логического О, открыт, транзистор 10 и на выходной шине 9 устройства формируетс  уровень напр жени , соответствующий напр жению на шине питани  6. Когда на те же входы 4 и 5 поданы сигналы логической 1, открыт транзистор 11 и на выходной шине 9 устройства формируетс  напр жение, равное напр жению на общей шине 7, Когда

на входе 5 напр жение соответствует уровню логической 1, то независимо от уровн  напр жени  на входе 4 оба транзистора 10 и 11 выходного каскада 1 с трем  состо ни ми закрыты . Выходна  шина 9 устройства на

ходитс  при этом в третьем состо нии .

Переключение выходной шины 9 устройства из одного логического состо ни  в другое производитс  за счет перехода через промежуточное среднее значение, когда логический блок 8 обеспечивает третье состо ние .

Блок 3 управлени  совместно с блоком 2 восстановлени  уровней служит дл  подготовки переключени  выходной шины 9 устройства. Врем  переключени , т.е. врем  перезар да эквивалентного конденсатора 23, пропорционально перепаду напр жений на выходной шине 9 устройства при переходе из одного логического состо ни  в другое, который примерно равен напр жению питани .

Принцип действи  устройства основан на том, чтобы во врем , при котором выходной каскад 1 с трем  состо ни ми находитс  в отключенном (тре тьем) состо нии, изменить напр жение на выходной шине 9 устройства до величины, примерно равной половине напр жени  питани . Тогда врем  переключени  выходного каскада 1 с трем  состо ни ми при изменении сигналов на входах 4 и 5 также уменьшитс  примерно вдвое. Когда на управл ющий вход 22 устройства подан сигнал логического О, транзистор 16 р-типа и четвертый транзистор 20 n-типа блока 3 управлени  открыты, а транзисторы 17-19 этого блока закрыты . На выходах 14 и 15 блока 2 восстановлени  уровней при этом присутствуют сигналы, соответствующие напр жени м логического 0м и логической 1 соответственно, и транзисторы 12 и 13 этого блока закрыты . При этом осуществл етс  переключение выходного каскада 1 с трем  состо ни ми.

Предварительно на управл ющий вход 22 устройства подаетс  сигнал логической 1. При этом транзисторы 16 и 20 блока 3 управлени  закрываютс , а транзисторы 17-19 открываютс  и образуют делитель напр жени  с заданным коэффициентом делени , что обеспечиваетс  соответствующим выбором параметров указанных транзисторов . Так, необходимо, чтобы падение напр жени  на среднем - втором транзисторе 18 n-типа -было рав

0

5

0

но примерно сумме пороговых напр жений (по абсолютной величине) транзисторов п- и р-типа. Например, при напр жении между входом и выходом инвертора 21, равном 5 В, напр жени  на выходах 14 и 15 блока 3 управлени  должны быть равны соответственно 3,5 и 1,5 В, если прин ть, что пороговые напр жени  МДП-транзисторов равны 1 В. При этом, если на выходной шине 9 устройства присутствовал . уровень логического О, открываетс  транзистор 32 блока 2 восстановлени 

5 уровней. Если напр жение питани  также равно 5 В, то эквивалентный конденсатор 23 зар жаетс  с нулевого напр жени  до величины, равной разности между напр жением на выходной

0 шине 14 и пороговым напр жени м транзистора 12, т.е. до 2,5 В, что соответствует половине напр жени  питани  . Если на выходной шине 9 устройства присутствовал уровень логической 1, открываетс  транзистор 13 и напр жение на выходной шине 9 уменьшаетс  с 5 В до напр жени , равного разности между напр жением на второй выходной шине 15 блока 3

0 управлени  и пороговым напр жением транзистора 13, т.е. также до 2,5 В. Таким образом, блок 3 управлени  обеспечивает в зависимости от состо ни  выходной шины 9 устройства изменение напр жени  на этой шине до величины , равной примерно половине напр жени  питани . Кроме того, под- зар д эквивалентного конденсатора 23 при этом процессе происходит только через один транзистор, а не через два последовательно включенных транзистора , как в устройстве-прототипе, что также уменьшает врем  переключени  выходной шины 9 устройства. Формирователь импульсов может быть использован в устройствах, где есть интервал времени между последовательными изменени ми состо ни  выходной шины и может быть сформирован соответствующий сигнал на управл ющем входе, который формируетс  с определенной задержкой по отношению к сигналам, поступающим на логический блок 8. Например, в БИС пам ти существует временна  задержка от момента смены адресных сигналов до поступлени  на выходной каскад с трем  состо ни ми считываемой информации .

5

0

5

Claims (1)

1. Формула изобретени 

   Формирователь импульсов на МДП- транзисторах, содержащий выходной каскад с трем  состо ни ми, включенный между шиной питани  и общей ши- нрй, входы которого  вл ютс  логическими входами формировател  им- п}гльсов, а выход подключен к выходной тине формировател  импульсов и к выходу блока восстановлени  уровней , который состоит из двух тран- з сторов разного типа проводимости, истоки которых объединены и  вл ютс  выходом указанного блока, о f л и - чающийс  тем, что, с целью повышени  быстродействи , стоки транзисторов п- и р-типа блока восстановлени  уровней подключены соответственно к шине питани  и общей шине, а затворы тех же транзисторов подключены соответственно к первому и второму выходам введенного в формирователь импульсов блока управлени , который содержит транзистор р-типа и четыре-транзистора n-типа, а также инвертор, вход которого соединен с затвором транзистора р-типа, стоком и затвором первого транзистора п- типа и подключен к управл ющему входу формировател  импульсов, а выход того же инвертора соединен с затвором четвертого и истоком третьего транзисторов n-типа, исток первого, сток и затвор второго и сток четвертого транзисторов n-типа объединены 5 и подключены к первому выходу блока управлени , исток второго, сток и затвор третьего транзисторов п-типа и сток транзистора р-типа объединены и подключены к второму выходу блока 0 управлени , а истоки четвертого транзистора n-типа и транзистора р-типа блока управлени  подключены соответ- f ственно к общей шине и к шине питани ,