SU944110A1 - Усилитель-формирователь импульсов - Google Patents

Усилитель-формирователь импульсов Download PDF

Info

Publication number
SU944110A1
SU944110A1 SU803217261A SU3217261A SU944110A1 SU 944110 A1 SU944110 A1 SU 944110A1 SU 803217261 A SU803217261 A SU 803217261A SU 3217261 A SU3217261 A SU 3217261A SU 944110 A1 SU944110 A1 SU 944110A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inverter
input
transistor
output
capacitor
Prior art date
Application number
SU803217261A
Other languages
English (en)
Inventor
Петр Николаевич Зуб
Евгений Иванович Семенович
Original Assignee
Предприятие П/Я Х-5737
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5737 filed Critical Предприятие П/Я Х-5737
Priority to SU803217261A priority Critical patent/SU944110A1/ru
Application granted granted Critical
Publication of SU944110A1 publication Critical patent/SU944110A1/ru

Links

Landscapes

  • Electronic Switches (AREA)

Description

(5) УСИЛИТЕЛЬ-ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ

Claims (2)

  1. Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при создании инте ральных схем на МДП-приборах. Известны усилители-формирователи импульсов на МДП-приборах, содержащие входной инвертор на трех транзис торах, включенных последовательно, выходной парафазный каскад и смешающий конденсатор ( 1 J. Недостатком известного устройства  вл етс  неэкономичность по потребл емой мощности. Наиболее близким по технической сущности к изобретению  вл етс  усилитель-формирователь импульсов на МДП-приборах, содержащий входной и выходной выводы, источник питани , инвертор с токостабилизирующей нагрузкой и дополнительным транзистором , двухтактный усилитель-формирователь , инвертирующий и неинвертирующий входы которого подключены к .вхо ду и выходу инвертора с токостабилизирующей нагрузкой, и первый накопительный конденсатор, включенный между выходом двухтактного усилител формировател , соединенным с выходным .выводом, и средней точкой дополнительного и нагрузочного транзистора С 2. Недостаток данного усилител -формиоовател  - неэкономичность по потоебл емой мощности, из-за посто нного наличи  пр мого пути протекани  сквозных токов во входных инверторах . Цель изобретени  - уменьшение потребл емой мощности. Дл  достижени  поставленной цели в усилитель-формирователь, содержащий инвертор, парафазный инвертор, инвертор с динамической нагрузкой и дополнительным МДП-транзистором в диодном включении в цепи нагрузки , конденсатор, вход инвертора с динамической нагрузкой и инвертирую 3Э щий вход парафазного инвертора объединены , выход парафазного инвертора через конденсатор подключен к истоку дополнительного МДП-транзистора в диодном включении, а его неинвертирующий вход подключен к выходу инвертора с динамической нагрузкой , вход инвертора подключен к входной шине, введен вспомогательный МДП-транзистор, причем сток и исток вспомогательного МДП-транзистора соединены соответственно со стоком и истоком МДП-транзистрра смещени  динамической нагрузки, а их объединенные стоки подключены к вход ной шине, затвор вспомогательного транзистораподключен к выходу инвер тора, входу инвертора с динамической нагрузкой и инвертирующему входу парафазного инвертора. На фиг. 1 представлена принципиальна  схема предложенного усилител  формировател ; на фиг. 2 - временные диаграммы импульсов в соответствующих точках схемы. Усилитель-формирователь содержит входной инвертор с динамической нагрузкой , состо щий из ключевого 1 нагрузочного МДП-транзисторов 2, меж ду затвором и истоком которого включен конденсатор 3, дополнительного транзистора k в диодном включении, парафазный инвертор на транзисторах 5 и 6, пр мой вход 7 которого соеди нен с выходом, а инверсный - со вхо дом 8 инвертора, выход 9 парафазного каскада служит выходом устройств и через конденсатор 10 подключен к точке соединени  транзисторов 2 и , истоки первого 11 и второго 12 вспомогательных транзисторов подклю чены к затвору транзистора 2, стоки транзисторов 11 и f2 и затвор транзистора 11 соединены со входом 13 устройства и со входом инвертора И выход которого соединен с затвором транзистора 12 и со входом 8 входного инвертора, шину питани  15 и об щую шину питани  16. На фиг. 2 показаны временные диаграммы: d - импульсов на вход 13 устройства; - на выходе 8 инверто ра; - на затворе нагрузочного 2 транзистора; 2 на пр мом входе 7 парафазного инвертора; - на выход 9 устройства. Временные диаграммы по сн ют принцип работы предлагаемого усилител -формировател  дл  случа  применени  п-канальных МДП4 . приборов. Дл  р-канальных МДП-приборов пол рность сигналов и питающих напр жений противоположна . Усилитель-формирователь работает следующим образом. В исходном состо нии на входе 13 устройства - логический О. На выходе инвертора И, т. е. на затворах транзисторов 1, 6 и 12 - логическа  1, транзисторы 6 и 12 открыты, транзисторы 2 и 5 закрыты, на выходе 9 устройства - логический О, конденсатор 10 зар жен, конденсатор 3 разр жен. При подаче на вход 13 логической 1 через транзистор 11 происходит зар д конденсатора 3 на выходе инвертора 14 устанавливаетс  логический О, т. е. транзисторы 1, 6 и 12 закрываютс . Транзистор 2 открывает   и на затвор транзистора 5 с конденсатора 10 передаетс  отпирающее напр жение. Транзистор 5 открываетс  и на выходе 9 устройства начинает нарастать нГапр жение. Это нарастание напр жени  через конденсатор 10 и транзистор 2 передаетс  на затвор транзистора 5« еще сильнее открыва  его, В результате на выходе 9 устройства устанавливаетс  напр жение логической 1, равное напр жение источника питани . При подаче на вход 13 устройства логического О устанавливаетс  исходное состо ние, т. е. транзисторы 1, 6 и 12 открываютс , а транзисторы 2 и 5 закрываютс , причем в любом состо нии во входном инверторе кет пр мого пути протекани  сквозного тока, так как транзисторы 1 и 2 не быбывают открыты одновременно. Таким образом, несмотр  на то, что вводитс  вспомогательный МДП-транзистор , потребл ющий определенную мощность, обща  потребл ема  мощность устройства уменьшаетс , из-за устранени  пр мого пути протекани  сквозного тока в инверторе. Формула изобретени  Усилитель-формирователь импульсов , содержащий инвертор, парафазный инвертор, инвертор с динамической нагрузкой и дополнительным МДПтранзистором в диодном включении в цепи нагрузки, конденсатор, вход инвертора с динамической нагрузкой и инвертирующий вход парафазного ин5
    вертора объединены, выход парафазного инвертора через конденсатор подключен к истоку дополнительного МДПтранзистора в диодном включении а его неинвертирующий вход подключен к выходу инвертора с динамической нагрузкой, вход инвертора подключен к входной шине, отличающийс  тем, что, с целью уменьшени  потребл емой мощности, в него введен вспомогательный НДП-транзистор , причем сток и исток вспомогательного МДП-транзистора соединены соответственно со стоком и истоком
    06
    НДП-транзистора смещени  динамической нагрузки, а их об-ьединенные стоки подключены к входной шине, затвор вспомогательного транзистора подключен к выходу инвертора, входу инвертора с динамической нагрузкой и инвертирующему входу парафазного инвертора.
    Источники информации, прин тые во внимание при экспертизе
    1,Авторское свидетельство СССР
    № 53128, к . Н 03 К U/08, M.QkJk.
  2. 2.Авторское свидетельство СССР
    Н- « 20125, кл. Н 03 К 19/08, 11.07.72.
SU803217261A 1980-12-15 1980-12-15 Усилитель-формирователь импульсов SU944110A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803217261A SU944110A1 (ru) 1980-12-15 1980-12-15 Усилитель-формирователь импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803217261A SU944110A1 (ru) 1980-12-15 1980-12-15 Усилитель-формирователь импульсов

Publications (1)

Publication Number Publication Date
SU944110A1 true SU944110A1 (ru) 1982-07-15

Family

ID=20931653

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803217261A SU944110A1 (ru) 1980-12-15 1980-12-15 Усилитель-формирователь импульсов

Country Status (1)

Country Link
SU (1) SU944110A1 (ru)

Similar Documents

Publication Publication Date Title
US3824447A (en) Booster circuit
JPS6437797A (en) Eprom device
KR960009412A (ko) 레벨 변환 회로
JPS6471217A (en) Output buffer circuit
KR950027822A (ko) 전압레벨변환회로
KR890010906A (ko) 스태틱 ram의 출력회로
KR890005995A (ko) 바이폴라-상보형 금속 산화물 반도체 인버터
SU944110A1 (ru) Усилитель-формирователь импульсов
KR880006850A (ko) 3스테이트 부설 상보형 mos집적회로
JPS56124195A (en) Dynamic shift register circuit
KR940025178A (ko) 데이터 출력회로
KR960030395A (ko) 저전압출력회로 및 반도체장치
SU1775853A1 (ru) Устройство преобразования уровней логических сигналов на кмоп-транзисторах
SU646441A1 (ru) Инвертор на мдп-транзисторах
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
SU1003348A1 (ru) Формирователь импульсов
SU1562967A1 (ru) Логический элемент с трем состо ни ми на комплементарных МДП-транзисторах
SU1707757A1 (ru) Троичный дизъюнктор на МДП-транзисторах
RU2085030C1 (ru) Устройство преобразования уровней логических сигналов на кмоп-транзисторах
SU932617A1 (ru) Устройство согласовани ТТЛ с МДП элементами
KR880700547A (ko) 상보fet지연/논리 셀
SU387437A1 (ru) Ч.:.союзная
JPS6441924A (en) Logic circuit
SU725235A1 (ru) Элемент с трем состо ни ми
SU1278973A1 (ru) Формирователь импульсов дл блоков пам ти