SU1278973A1 - Формирователь импульсов дл блоков пам ти - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и электроники и может быть использовано при построении устройств дл  считывани  информации из накопителей ЗУ, а также при организации информационных магистралей в качестве элемента, осуществл ющего предварительный зар д паразитных емкостей, переключаемых в режиме считывани . Целью изобретени   вл етс  снижение потребл емой мощности формировател  импульсов за счет построени  схемы, обеспечивающей возможность формировани  импульсов подзар да независимо от логического уровн  на перезар жаемой емкости. Поставленна  цель достигаетс  тем, что в формирователь импульсов , содержащий первый и второй, третий, четвертый МДП-транзисторы соответственно р- и п-типов, причем сток первого транзистора соединен с затвором четвертого и стоком третьего транзисторов, затвор третьего и исток четвертого транзисторов объединены, введены п тый, щестой, седьмой и восьмой МДП-транзисторы, соответственно , р- и rt-типов, причем истоки первого , п того, второго, восьмого транзисторов, соответственно объединены, стоки восьмого и п того транзисторов соединены с истоками соответственно третьего и седьмого трназисторов, сток восьмого транзистора соединен со стоком щестого, затвор которого соединен со стоками второго и седьмого транзисторов, затвор седьмого транзистора (Л соединен с истоками четвертого и щестого транзисторов, стоки четвертого и п того транзисторов объединены, затворы первого, восьмого, второго, п того транзисторов соответственно объединены, что приводит к отсутствию в статическом режиме каналов протекани  сквозного тока между щиной пиN3 тани  и общей шиной. 2 ил. сх со со

Description

Изобретение относитс  к вычислительной технике и электронике и может быть использовано при построении устройств дл  считывани  информации из накопителей запоминающих устройств в качестве элемента, осуществл ющего предварительный подза- р д шин данных.

Целью изобретени   вл етс  снижение потребл емой мощности.

На фиг. 1 приведена схема формировател  импульсов; на фиг. 2 - кривые переходных процессов в элементе.

Формирователь импульсов содержит первый 1, второй 2, третий 3 и четвертый 4 МДП-транзисторы, соответственно - и л-ти- па, а также п тый 5, шестой 6, седьмой 7 и восьмой 8 МДП-транзисторы, соответственно , р- и п-типа, причем первый 1, третий 3, восьмой 8 транзисторы и п тый 5, седьмой 7, второй 2 транзисторы, соответственно , образуют две группы последователь10

В первом варианте переходного процесса открывающийс  п тый 5 и открытый седьмой 7 транзисторы обеспечивают формирование в узле В логической единицы, закрывающей щестой транзистор 6. Открывающийс  п тый 5 и открытый четвертый 4 транзисторы индицируют процесс повыщени  напр жени  на выходе 13 схемы до уровн , определ емого соотношением

Е- и on

ли

1+Лп

15

где Е - напр жение на шине 9 питани 

относительно общий щины 10; , - пороговое напр жение, коэффициент вли ни  подложки четвертого 4 транзистора.

В случае, если ,,,, открывающийс  третий 5 и открытый восьмой 8 транзисторы обеспечивают формирование логического нул  в узле А, закрывающего четвер- но включенных транзисторов между шиной 20 тый транзистор 4. В случае, если ,n

9 питани  и общей шиной 10. Затворы первого 1 и восьмого 8 транзисторов объединены и образуют пр мой управл ющий вход 11, объединенные затворы второго 2 и п того 5 транзисторов образуют инверсный

что имеет место при выполнении услови  .- 2,

ь on

четвертый транзистор 4 закрываетс  по подуправл ющий вход 12. Затворы третьего 3 ложке и потенциал узла А не измен етс .

30

40

и седьмого 7 транзисторов, объединенные с потоками четвертого 4 и шестого 6 транзисторов , образуют выход 13 формировател  импульсов. Затворы четвертого 4 и шестого 6 транзисторов соединены со стоками , соответственно, первого 1, третьего 3 и второго 2, седьмого 7 транзисторов, а стоки четвертого 4 и шестого 6 транзисторов соединены , соответственно, с истоком седьмого 7, стоком п того 5 и истоком третьего 3, стоком восьмого 8 транзисторов.

Формирователь импульсов работает в двух режимах: режим восстановлени  (подготовки ) и режим формировани  уровн  предзар да.

В режиме восстановлени  (подготовки) на пр мом 11 и инверсном 12 управл ющих входах установлен код, соответственно, и . При этом открытые первый 1 и второй 2 транзисторы обеспечивают формирование в узлах А и В уровней, соответственно , Е и О. Закрытые п тый 5 и восьмой 8 транзисторы отключают выход 13 от шины 9 питани  и общей шины 10, обеспечива  тем самым рассивное (третье) состо ние выхода 13. Смена управл ющего кода «01 на противоположный «1, О на входах, соответственно, 11 и 12 переводит схему в режим формировани  предзар да. В зависимости от состо ни  выхода 13 возможны два варианта переходного процесса:

формирование предзар да из нулевого состо ни  на выходе 13 - область I на фиг. 2;

формирование предзар да из единичного состо ни  на выходе 13 - область II на фиг. 2.

Таким образом, в результате воздействи  управл ющих сигналов , на выходе 13 сформирован импульс предзар да , амплитуда которого Д{У° находитс  в пределах

,

причем в схеме отсутствуют сквозные токи , а выход 13 закрыт четвертым 4 и шестым 6 транзисторами. Последуюигее изменение состо ни  управл ющих входов 11 2.J и 12 на противоположное, соответственно, , Ф 1 обеспечивает сохранение уровн  напр жени  М1° на выходе 13 за счет сохранени  его отключенного состо ни  посредством запирани  восьмого 8 и п того 5 транзисторов . Воздействие в .момент t внешнего импульса переводит выход 13 в состо ние логической единицы (фиг. 2, часть I), либо в состо ние логического нул .

Исход  из симметричности схемы характер переходного процесса при формировании уровн  предзар да единичного состо ни  (фиг. 2, часть II) аналогичен рассмотренному , при этом уровень на выходе 13 определ етс  выражением

50

E-AU Е .

где иор, Пр - пороговое напр жение, коэффициент вли ни  подложки шестого транзистора 6. Воздействие внешнего импульса в момент /о переводит выход 13 в нулевое (фиг. 2 55 часть II) состо ние, либо в единичное.

Таким образом, формирователь импульсов обеспечивает в течение активной фазы (, ) функционировани  предзар д

В первом варианте переходного процесса открывающийс  п тый 5 и открытый седьмой 7 транзисторы обеспечивают формирование в узле В логической единицы, закрывающей щестой транзистор 6. Открывающийс  п тый 5 и открытый четвертый 4 транзисторы индицируют процесс повыщени  напр жени  на выходе 13 схемы до уровн , определ емого соотношением

Е- и on

ли

1+Лп

где Е - напр жение на шине 9 питани 

относительно общий щины 10; , - пороговое напр жение, коэффициент вли ни  подложки четвертого 4 транзистора.

В случае, если ,,,, открывающийс  третий 5 и открытый восьмой 8 транзисторы обеспечивают формирование логического нул  в узле А, закрывающего четвер- тый транзистор 4. В случае, если ,n

что имеет место при выполнении услови  .- 2,

ь on

четвертый транзистор 4 закрываетс  по под ложке и потенциал узла А не измен етс .

0

0

Таким образом, в результате воздействи  управл ющих сигналов , на выходе 13 сформирован импульс предзар да , амплитуда которого Д{У° находитс  в пределах

,

причем в схеме отсутствуют сквозные токи , а выход 13 закрыт четвертым 4 и шестым 6 транзисторами. Последуюигее изменение состо ни  управл ющих входов 11 .J и 12 на противоположное, соответственно, , Ф 1 обеспечивает сохранение уровн  напр жени  М1° на выходе 13 за счет сохранени  его отключенного состо ни  посредством запирани  восьмого 8 и п того 5 транзисторов . Воздействие в .момент t внешнего импульса переводит выход 13 в состо ние логической единицы (фиг. 2, часть I), либо в состо ние логического нул .

Исход  из симметричности схемы характер переходного процесса при формировании уровн  предзар да единичного состо ни  (фиг. 2, часть II) аналогичен рассмотренному , при этом уровень на выходе 13 определ етс  выражением

E-AU Е .

где иор, Пр - пороговое напр жение, коэффициент вли ни  подложки шестого транзистора 6. Воздействие внешнего импульса в момент /о переводит выход 13 в нулевое (фиг. 2 часть II) состо ние, либо в единичное.

Таким образом, формирователь импульсов обеспечивает в течение активной фазы (, ) функционировани  предзар д

выходной емкости до уровн , промежуточного между логическим нулем и единицей. Во врем  пассивной фазы (, ) формирователь находитс  в третьем состо нии по своему выходу и не оказывает вли ни  на процесс формировани  полных логических уровней внешними источниками.

Claims (2)

1. Изобретение относитс  к вычислительной технике и электронике и может быть использовано при построении устройств дл  считывани  информации из накопителей запоминающих устройств в качестве элемента, осуществл ющего предварительный подзар д шин данных. Целью изобретени   вл етс  снижение потребл емой мощности. На фиг. 1 приведена схема формировател  импульсов; на фиг. 2 - кривые переходных процессов в элементе. Формирователь импульсов содержит первый 1, второй 2, третий 3 и четвертый 4 МДП-транзисторы, соответственно - и л-типа , а также п тый 5, шестой 6, седьмой 7 и восьмой 8 МДП-транзисторы, соответственно , р- и п-типа, причем первый 1, третий 3, восьмой 8 транзисторы и п тый 5, седьмой 7, второй 2 транзисторы, соответственно , образуют две группы последовательно включенных транзисторов между шиной 9 питани  и общей шиной 10. Затворы первого 1 и восьмого 8 транзисторов объединены и образуют пр мой управл ющий вход 11, объединенные затворы второго 2 и п того 5 транзисторов образуют инверсный управл ющий вход 12. Затворы третьего 3 и седьмого 7 транзисторов, объединенные с потоками четвертого 4 и шестого 6 транзисторов , образуют выход 13 формировател  импульсов. Затворы четвертого 4 и шестого 6 транзисторов соединены со стоками , соответственно, первого 1, третьего 3 и второго 2, седьмого 7 транзисторов, а стоки четвертого 4 и шестого 6 транзисторов соединены , соответственно, с истоком седьмого 7, стоком п того 5 и истоком третьего 3, стоком восьмого 8 транзисторов. Формирователь импульсов работает в двух режимах: режим восстановлени  (подготовки ) и режим формировани  уровн  предзар да. В режиме восстановлени  (подготовки) на пр мом 11 и инверсном 12 управл ющих входах установлен код, соответственно, и . При этом открытые первый 1 и второй 2 транзисторы обеспечивают формирование в узлах А и В уровней, соответственно , Е и О. Закрытые п тый 5 и восьмой 8 транзисторы отключают выход 13 от шины 9 питани  и общей шины 10, обеспечива  тем самым рассивное (третье) состо ние выхода 13. Смена управл ющего кода «01 на противоположный «1, О на входах, соответственно, 11 и 12 переводит схему в режим формировани  предзар да. В зависимости от состо ни  выхода 13 возможны два варианта переходного процесса: формирование предзар да из нулевого состо ни  на выходе 13 - область I на фиг. 2; формирование предзар да из единичного состо ни  на выходе 13 - область II на фиг.
2. 2. В первом варианте переходного процесса открывающийс  п тый 5 и открытый седьмой 7 транзисторы обеспечивают формирование в узле В логической единицы, закрывающей щестой транзистор 6. Открывающийс  п тый 5 и открытый четвертый 4 транзисторы индицируют процесс повыщени  напр жени  на выходе 13 схемы до уровн , определ емого соотношением Е- и on где Е - напр жение на шине 9 питани  относительно общий щины 10; , - пороговое напр жение, коэффициент вли ни  подложки четвертого 4 транзистора. В случае, если ,,,, открывающийс  третий 5 и открытый восьмой 8 транзисторы обеспечивают формирование логического нул  в узле А, закрывающего четвертый транзистор 4. В случае, если ,n что имеет место при выполнении услови  .- 2, четвертый транзистор 4 закрываетс  по подложке и потенциал узла А не измен етс . Таким образом, в результате воздействи  управл ющих сигналов , на выходе 13 сформирован импульс предзар да , амплитуда которого Д{У° находитс  в пределах , причем в схеме отсутствуют сквозные токи , а выход 13 закрыт четвертым 4 и шестым 6 транзисторами. Последуюигее изменение состо ни  управл ющих входов 11 и 12 на противоположное, соответственно, , Ф 1 обеспечивает сохранение уровн  напр жени  М1° на выходе 13 за счет сохранени  его отключенного состо ни  посредством запирани  восьмого 8 и п того 5 транзисторов . Воздействие в .момент t внешнего импульса переводит выход 13 в состо ние логической единицы (фиг. 2, часть I), либо в состо ние логического нул . Исход  из симметричности схемы характер переходного процесса при формировании уровн  предзар да единичного состо ни  (фиг. 2, часть II) аналогичен рассмотренному , при этом уровень на выходе 13 определ етс  выражением E-AU Е . где иор, Пр - пороговое напр жение, коэффициент вли ни  подложки шестого транзистора 6. Воздействие внешнего импульса в момент /о переводит выход 13 в нулевое (фиг. 2 часть II) состо ние, либо в единичное. Таким образом, формирователь импульсов обеспечивает в течение активной фазы (, ) функционировани  предзар д выходной емкости до уровн , промежуточного между логическим нулем и единицей. Во врем  пассивной фазы (, ) формирователь находитс  в третьем состо нии по своему выходу и не оказывает вли ни  на процесс формировани  полных логических уровней внешними источниками. Формула изобретени  Формирователь импульсов дл  блоков пам ти , содержащий первый и второй, третий, четвертый МДП-транзисторы соответственно р- и rt-типов, причем сток первого транзистора соединен с затвором четвертого и стоком третьего транзисторов, а затвор третьего и исток четвертого транзисторов 1278 10 5 73 объединены, отличающийс  тем, что, с целью снижени  потребл емой мощности, он содержит п тый, щестой, седьмой и восьмой МДПтранзисторы соответственно р- и п-типов, причем истоки первого, п того и второго, восьмого транзисторов соответственно объединены , стоки восьмого и п того транзисторов соединены с источниками соответственно третьего и седьмого транзисторов, сток восьмого транзистора соединен со стоком щестого , затвор которого соединен со стоками второго и седьмого транзисторов, затвор седьмого транзистора соединен с истоками четвертого и шестого транзисторов, стоки четвертого и п того транзисторов объединены , затворы первого, восьмого и второго , п того транзисторов соответственно объединены.