SU1226527A1

SU1226527A1 - Формирователь импульсов

Info

Publication number: SU1226527A1
Application number: SU843794655A
Authority: SU
Inventors: Сергей Николаевич Косоусов; Владимир Алексеевич Максимов; Ярослав Ярославович Петричкович; Валерий Николаевич Филатов
Original assignee: Организация П/Я В-8466
Priority date: 1984-09-28
Filing date: 1984-09-28
Publication date: 1986-04-23

Abstract

Изобретение относитс к области вычислительной техники и электроники и может быть использовано при построении устройств дл считывани информации из накопителей запоминающих устройств в качестве элемента, осуществл ющего предварительный подза- р д шин данных. Целью изобретени вл етс расширение области применени устройства за счет обеспечени возможности формировани сигналов предварительного зар да как с исходного нулевого,уровн , так и с высокого уровн без предварительного обнулени подзар жаемой шины. Формирователь работает в двух режимах: режим восстановлени (подготовки) и режим формировани уровн подзар да. 2 ил. с SS сл с

Description

Изобретение относитс к вычислительной технике и электронике и может быть использовано при построении устройств дл считывани информации из накопителей запоминающих устройств в качестве элемента, осуществл ющего предварительньй подзар д шин данных.

Целью изобретени вл етс расширение области применени за счет обеспечени возможности формировани сиг- налов предварительного зар да как с исходного нулевого уровн , так и с высокого уровн без предварительного обнулени подзар жаемой шины.

го четвертый транзистор 4. В случае, если ди° Ugfi , что имеет место при 20 выполнении услови

1.

бс7

На фиг.1 приведена схема формирова-|5 щийс третий 3 и открытый дев тый 9 тел импульсов; на фиг.2 - кривые пе- транзисторы обеспечивают формирование реходных-процессов. ,логического нул в узле А , закрывающеФормирователь импульсов содержит первый 1 транзистор р-проводимости, второй 2, третий 3, четвертый 4 транзисторы п-проводимости, п тый 5, шестой 6, седьмой 7 транзисторы р-проводимости , восьмой 8, дев тый 9, дес тый 10 транзисторы п-проводимости, шину 11 питани , шину 12 нулевого потенциала , первую 13 и вторую 14 шины управлени , выход 15.

Формирователь импульсов работает в двух режимах: режим восстановлени (подготовки) и режим формировани уровн подзар да.

В режиме восстановлени (подготовки ) на пр мом и инверсном управл ющих входах 14 установлен код, соответственно , , . При этом открытые первый 1 и второй 2 трднзисто- 35 ры обеспечивают формирование в узлах А иВ уровней, соответственно, Б и О, Закрытые п тый 5 и дес тьш 10 транзисторы отключают выход 15 от шины .11 питани и общей пмны 12, обеспечива тем самым пассивное (третье) состо ние выхода 15.

Смена управл ющего кода 01 на противоположный 10 на входах 13 и 14 переводит схему в режим формировани подзар да. В зависимости от состо ни выхода 15 возможны два варианта переходного процесса: формирование подзар да из нулевого состо ни на выходе 15 - область i на фиг.2 и формирование подзар да из единичного состо ни на выходе 15 - область а на фиг.2.

В первом варианте переходного процесса открьшающийс седьмой и откры- тьй восьмой 8 транзисторы обеспечивают формирование в узле В логической единицы, закрывающей шестой транзисчетверть транзистор 4 закрываетс 25 по подложке и потенциал узла А не измен етс .

Таким образом, в результате воздействи управл юш х сигналов , 30 на вь.1ходе 15 сформирован импульс подзар да, амплитуда которого, ли находитс Б пределах 0 Е , причем в схеме отсутствуют сквозные токи , а выход 15 отключен от шин 11 питани и общей шины 12 закрытыми четвертым: 4 и шестым 6 транзисторами. Последуюш,ее изменение состо ни уп- равл юшзих .входов 13 и 14 на пр тиво- положное, соответственно и обеспечивает срхранение уровн напр - жек:и uU на выходе 15 за счет сохранени : его отключенного состо ни посредством запирани дес того 10 и п того 5 транзисторов. Воздействие в момент

40

45

50

t внешнего импульса переводит выход 15 в состо н:ие логической единицы (на фиг.2, часть 1) либо в состо ние логического нул .

Исход из симметричности схемы, характер переходного процесса при формировании уровн подзар да из единичного состо ни (фиг.2, часть П) аналогичен рассмотренному, при этом уровень на выходе 15 определ етс выражение:м

F- iu Е - §.,

1 +2о

1 +

гр

тор 6. Открывающийс п тый 5 и открытьс четвертый 4 транзисторы инициируют процесс повышени напр жени на выходе 15 схемы до уровн , определ емого соотношением

ди (Е UOH )/ о )

где Е - напр жение на шине 11 питани относительно обп1;ей шины I2j

UOR ji пороговое напр жение, коэффициент вли ни подложки четвертого транзистора.

В случае, если

ли

, открываю1 .

бс7

F- iu Е - §.,

1 +2о

1 +

гр

3

.где Upn , 5р - пороговое напр жение,

коэффициент вли ни подложки шестого 6 транзистора .

Воздействие внешнего импульса в момент tg переводит выход 15 в нулевое (показано на фиг, 2, часть II) состо ние либо в единичное.

Таким образом, формирователь импульсов обеспечивает в течение активной фазы (, ) функционировани подзар д выходной емкости до промежуточного между логическим нулем и единицей уровн . Во врем пассивной фазы (, ) формирователь находитс в третьем состо нии по своему выходу и не оказывает вли ни на процесс формировани полных логических уровней внешними источниками.

Claims

Формула изобретени

Формирователь импульсов, содержа- 1щк первьй транзистор р-проводи- мости, второй, третий и четвертый транзисторы п-проводимости, причем сток первого транзистора р-проводи- мости соединен с затвором четвертого и стоком третьего транзисторов п-проводимости, затвор третьего тран зистора п-проводимости подключен к истоку четвертого транзистора п-проводимости , исток и затвор первого транзистора р-проводимости соединены соответственно с шиной питани и первой шиной управлени , исток и зат вор второго транзистора п-проводимости соединены соответственно с шиной нулевого потенциала и второй

2265274

шиной управлени , отличающийс тем, что, с целью расширени области применени формир ова- тел за счет обеспечени возможнос- 5 ти формировани сигналов предварительного зар да как с исходного нулевого уровн , так и с высокого уровн без предварительного обнулени подзар жаемой шины, он содержит п 10 тьш, шестой, седьмой транзисторы р-проводимости, восьмой, дев тый и дес тый транзисторы п-проводимости, .причем истоки п того и седьмого транзисторов р-проводимости соединены с

и шиной питани , а их затворы подключены к второй шине управлени , сток п того транзистора р-проводимости соединен со стоком четвертого транзистора п-проводимости , сток седьмого транзистора р-проводимости подключен к истоку восьмого транзистора п-проводимости, сток которого соединен с затвором шестого транзистора р-проводимости и стоком второго транзистора п-проводимости , затвор восьмого транзистора п-проводимости соединен с истоком шестого транзистора р-проводимости , затвором третьего транзистора п-проводимости и вл етс вь1ходом формировател , затвор дев того и дес того транзисторов п-проводимости подключены к первой шине управлени , а их истоки соединены с шиной нулевого потенциаЛ а, сток дев того транзистора п-проводимости подклю35 чен к истоку третьего транзистора п-проводимости, сток дес того транзистора п-проводимости соединен со стоком шестого транзистора р-проводимости ..

20

25

30