SU1624521A1 - Адресный формирователь - Google Patents

Abstract

Изобретение относитс  к запоминающим устройствам и может быть использовано при создании больших интегральных схем на МДП-транзисторах. Цель изобретени  - повышение быстродействи  и надеж- ности срабатывани  адресного формировател . Поставленна  цель достигаетс  введением выравнивающего элемента , ограничивающего элемента, третьего элемента предзар да, трех элементов сброса , третьего элемента смещени . Это позвол ет устранить эффект уменьшени  потенциалов затвор - исток транзисторов первого и второго нагрузочных элементов при срабатывании триггера, в результатече- го ток зар да и переключени  триггера остаетс  максимально возможным, а не уменьшаетс , что повышает скорость зар да и переключени  триггера, т. е. быстродействие формировател . Кроме того, устран етс  разбаланс токов в обратную сторону, что повышает надежность срабатывани  формировател . 2 ил. сл С

Description

Изобретение относитс  к запоминающим устройствам и может быть использовано при создании больших интегральных схем на МДП-транзисторах, в частности запоминающих устройств динамического типа .

Цель изобретени  - повышение быстродействи  и надежности срабатывани  адресного формировател .

На фиг. 1 представлена принципиальна  схема предложенного адресного формировател ; на фиг. 2 - временна  диаграмма его работы.

Адресный формирователь содержит шину 1 нулевого потенциала, шину 2 питани , входную адресную шину 3, шину 4 опорного потенциала, первую 5, вторую б и третью 7 управл ющие шины, пр мую 8 и инверсную 9 выходные шины, триггер на первом 10 и втором 11 транзисторах, первый 12 и второй 13 нагрузочные элементы на транзисторах.

первый 14 и второй 15 элементы обратной св зи на транзисторах, первый 16, второй 17, третий 18 и четвертый 19 элементы разбаланса на транзисторах, первый 20, второй 21 и третий 22 элементы предзар да на транзисторах, выравнивающий элемент 23 на транзисторе, ограничивающий элемент 24 на транзисторе, первый 25, второй 26 и третий 27 элементы сброса на транзисторах , первый 28, второй 29 и третий 30 элементы счмешени  на МДП-конденсаторах, узлы 31, 32 и 33.

Адресный формирователь работает следующим образом.

В исходном состо нии (момент ti на фиг. 2) на первой 5 и второй 6 управл ющих шинах - нулевой потенциал, на третьей управл ющей шине 7 - высокий потенциал, на шине опорного потенциала 4 - напр жение, ровное полусумме логических уровней О и 1, подаваемых на входную адресную шину

О

ю

СП

ю

3 (но об зательно больше порогового напр жени  транзистора), потенциал узла 33 равен потенциалу на шине 2 питани  плюс одно пороговое напр жение транзистора.узлы 31 и 32 зар жены до напр жени  питани . Это достигаетс  тем, что в паузе между работой формировател  сначала подаетс  сигнал на вторую управл ющую шину б с уровнем, превышающим напр жение питани  (гз). При этом узел 33 зар жаетс  до напр жени  питани , а узлы 31 и 32 - до напр жени  питани  минус одно пороговое напр жение транзистора, Затем втора  управл юща  шина обнул етс  (м), а на третью управл ющую шину 7 подаетс  высокий потенциал (ts). Этот сигнал через МДП-конденсатор 30 передаетс  на узел 33 и повышает потенциал на нем до уровн , превышающего напр жение питани . В результате узлы 31 и 32 зар жаютс  до напр жени  питани  и происходит выравнивание их потенциалов через открытый транзистор 23. Одновременно узел 33 начинает разр жатьс  через транзистор 24 до потенциала шины 2 питани  плюс одно пороговое напр жение транзистора, в результате транзисторы 20, 21 закрываютс  (te). Параметры транзисторов 20, 21 и 24 и конденсаторов 28,29 и 30 выбираютс  такими, чтобы гарантировать зар д узлов 31 и 32 до сброса потенциала в узле 33.

Рассмотрим случай логической 1 на входной адресной шине 3. Работа формировател  начинаетс  при подаче высокого потенциала на первую управл ющую шину 5 в момент ti.

Через открытые транзисторы 12 и 13 поднимаютс  потенциалы на плечах триггера (на пр мой 8 и инверсной 9 выходных шинах). Из-за разбаланса на затворах транзисторов 16 и 17 происходит перекос триггера так, что потенциал на шине 8 превышает потенциал на шине 9. МДП-кон- денсаторы 28 и 29 создают динамическое смещение на затворах транзисторов 12 и 13. При этом транзисторы 20 и 21 закрыты. Следовательно, потенциалы между затворами и истоками транзисторов 12 и 13 не уменьшаютс , как это происходит и прототипе , и ток зар да шин 8 и 9 через эти транзисторы максимально возможный, что ускор ет зар д этих шин и переключение триггера, а, следовательно, повышает быстродействие адресного формировател  по сравнению с прототипом. Кроме того, это устран ет разбаланс токов зар да шин 8 и 9 в обратную сторону, что устран ет переключение триггера в обратную сторону и ложное срабатывание формировател , т. е. повышает надежность срабатывани  адресного формировател . Разр д узла 33 с по влением высокого потенциала на шине 5 через транзисторы 25 и 26 происходит таким образом, что потенциал этого узла превышает пороговое напр жение транзистора VT до момента защелкивани  триггера (момент t2). Следовательно, до этого момента разбаланс напр жений на затворах транзисторов 16 и 17 через открытые транзисторы 18 и 19

0 передаетс  на шины 8 и 9, что усиливает перекос триггера в нужную сторону, т. е. также повышает надежность срабатывани  формировател . После этого узел 33 разр жаетс  через транзистор 27 до нулевого по5 тенциала дл  исключени  потреблени  по шине 2 питани  в статическом режиме. Пр ма  выходна  шина 8 зар жаетс  до потенциала шины 2 питани , инверсна  выходна  шина 9 через открытый транзистор 11, а

0 узел через открытый транзистор 15 разр жаютс  до нулевого потенциала. Выходные сигналы формировател  сформированы.

Работа адресного формировател  при логическом О на входной адресной шине 3

5 происходит аналогично, только триггер на транзисторах 10 и 11 перекашиваетс  в другую сторону, что приводит к зар ду до напр жени  питани  инверсной выходной шины 9, а на пр мой выходной шине 8 уста0 навливаетс  нулевой потенциал.

Таким образом, предложенный адресный формирователь обладает более высоким быстродействием и надежностью срабатывани  по сравнению с прототипом.

5Введением новых элементов и св зей

Claims (1)

1. устран етс  эффект уменьшени  потенциалов затвор - исток транзисторов первого и второго нагрузочных элементов при срабатывании триггера, в результате чего ток за0 р да плеч этого триггера остаетс  максимально возможным, а не уменьшаетс ,как в прототипе, что повышает скорость зар да и переключени  триггера, т. е. быстродействие формировател . Кроме того, ус5 тран етс  разбаланс токов в обратную сторону, что повышает надежность срабатывани  адресного формировател . Формула изобретени  Адресный формирователь, содержащий

   0 триггер на первом и втором транзисторах, два нагрузочных элемента на транзисторах, два элемента обратной св зи на транзисторах , два элемента предзар да на транзисторах , четыре элемента разбаланса на

   5 транзисторах, два элемента смещений на МДП-конденсаторах, причем затвор транзистора первого элемента разбаланса  вл етс  входной адресной шиной, затвор транзистора второго элемента разбаланса  вл етс  шиной опорного потенциала, сток

   транзистора первого элемента разбаланса и исток транзистора третьего элемента разбаланса объединены, сток транзистора второго элемента разбаланса и исток транзистора четвертого элемента разбаланса объединены, сток транзистора третьего элемента разбаланса соединен с затвором транзистора первого элемента обратной св зи, затвором первого и стоком второго транзисторов триггера, истоком транзистора второго нагрузочного элемента, с одной обкладкой МДП-конденсатора второго элемента смещени  и  вл етс  выходной инверсной информационной шиной, втора  обкладка МДП-конденсатора второго элемента смещени  соединена с затвором транзистора второго нагрузочного элемента , истоком транзистора второго элемента предзар да и стоком транзистора второго элемента обратной св зи, сток транзистора четвертого элемента разбаланса соединен с затвором транзистора второго элемента обратной св зи, затвором второго и стоком первого транзисторов триггера, истоком транзистора первого нагрузочного элемента , с одной обкладкой МДП-конденсатора первого элемента смещени  и  вл етс  пр мой выходной информационной шиной, друга  обкладка МДП-конденсатора первого элемента смещени  соединена с затвором транзистора первого нагрузочного элемента, истоком транзистора первого элемента предзар да и стоком транзистора первого элемента обратной св зи, затворы транзисторов первого и второго элементов предзар да и транзисторов третьего и четвертого элементов разбаланса объединены, стоки транзисторов первого и второго нагрузочных элементов объединены и  вл ютс  первой управл ющей шиной формировател , истоки первого и второго

   транзисторов триггера, транзисторов первого и второго элементов обратной св зи и транзисторов первого и второго элементов разбаланса соединены с шиной нулевого 5 потенциала, стоки транзисторов первого и аторого элементов предзэр да соединены с шиной питани , отличающийс  тем, что, с целью повышени  быстродействи  и надежности срабатывани  формировател .

   0 он содержит выравнивающий элемент на транзисторе, ограничивающий элемент на транзисторе, третий элемент предзар да на транзисторе, три элемента сброса на транзисторе , третий элемент смещени  на

   5 МПД-конденсаторе, причем сток и исток транзистора выравнивающего элемента соединены соответственно с затворами транзисторов первого и второго нагрузочных элементов, затвор транзистора выравнива0 ющего элемента соединен с затвором транзистора первого и истоком транзистора третьего элементов предзар да, затвором и истоком транзистора ограничивающего элемента , стоками транзисторов первого и

   5 третьего и затвором транзистора второго элементов сброса и с одной обкладкой МДП-конденсатора третьего элемента смещени , друга  обкладка котопого  вл етс  третьей управл ющей шиной, сток транзи0 стора второго и исток транзистора первого элементов сброса объединены, затвор транзистора третьего элемента предзар да  вл етс  второй управл ющей шиной, затворы транзисторов первого и третьего

   5 элементов сброса соединены и  вл ютс  первой управл ющей шиной формировател , стоки транзисторов третьего элемента предзар да и ограничивающего элемента соединены с шиной питани , истоки транзи0 сторов второго и третьего элементов сброса соединены с шиной нулевого потенциала.

   jo-Hf/0 /7JI-°4