KR880700547A - 상보fet지연/논리 셀 - Google Patents

상보fet지연/논리 셀

Info

Publication number
KR880700547A
KR880700547A KR860700834A KR860700834A KR880700547A KR 880700547 A KR880700547 A KR 880700547A KR 860700834 A KR860700834 A KR 860700834A KR 860700834 A KR860700834 A KR 860700834A KR 880700547 A KR880700547 A KR 880700547A
Authority
KR
South Korea
Prior art keywords
transistor
field effect
integrated circuit
effect transistor
pass
Prior art date
Application number
KR860700834A
Other languages
English (en)
Inventor
유즈리 딤얀 매지드
조슈아 조셉 사울
톰프킨스 크라코우 윌리암
알란 페더슨 리차드
Original Assignee
마이클 와이.엡스 타인
아메리칸 테리폰 앤드 텔레그 라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 와이.엡스 타인, 아메리칸 테리폰 앤드 텔레그 라프 캄파니 filed Critical 마이클 와이.엡스 타인
Publication of KR880700547A publication Critical patent/KR880700547A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

상보FET지연/논리 셀
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 기술에 따라 구현된 시프트 레지스터셀의 도시도.

Claims (13)

  1. 채널 전계효과 트랜지스터를 구비한 상보 인버터의 입력에 접속된 적어도 하나의 통과 전계효과 트랜지스터를 구비한 집적 회로에 있어서, 상기 집적회로는 2진 상태 사이의 제 1 크기를 갖는 신호를 상기 통과 트랜지스터의 게이트에 인가하기 위한 수단(CK)및, 사실상 상기 제1크기 보다 적은 제2크기를 갖는 dc전압을 상보 인버터의 전계 효과트랜지스터의 소스양단에 인가하기 위한 수단(403)을 구비하는 것을 특징으로 하는 집적회로.
  2. 제1항에 있어서, 상기 dc전압은 증진형 전계효과 트랜지스터에 의해 성취되는 대, 상기 트랜지스터는 제1전력 공급 전압레벨을 연결하기에 적합한 노드에서 상기 트랜지스터의 드레인에 접속된 게이트 및, 상기증진형으로서 대향 채널전도형을 갖는 상기 인버터내의 전계효과 트랜지스터의 소스에 접속된 상기 증진형 전계효과 트랜지스터의 소스를 갖는 것을 특징으로 하는 직접회로.
  3. 제2항에 있어서, 상기 증진형 전계효과 트랜지스터는 상기 dc전압을 단지 하나의 상보 인버터에 공급하는 것을 특징으로 하는 집적회로.
  4. 제2항에 있어서, 상기 증진형 전계효과 트랜지스터는 상기 dc전압을 하나 이상의 상보 인보터에 공급하는 것을 특징으로 하는 집적회로.
  5. 제1항에 있어서, 상기 통과 트랜지스터의 게이트에 인가된 상기신호는 클럭 신호인것을 특징으로 하는 집적회로.
  6. 제1항에 있어서, 적어도 하나의 부가적 통과 트랜지스터 (M74)를 구비하는데(제7도), 상기트랜지스터는 상기 상보 인버터의 출력노드에 접속된 상기트랜지스터의 소스 및, 제2상보인버터의 입력 노드에 접속된 드레인을 갖는 것을 특징으로 하는 집적회로.
  7. 제6항에 있어서, 상기 통과 트랜지스터의 게이트에 클럭 신호를 인가하기 위한 수단 및, 상기 부가적 통과 트랜지스터의 게이트에 상보 클럭신호를 인가하기 위한 수단을 구비함으로써, 클럭된 지역단이 성취되는 것을 특징으로 하는 집적회로.
  8. 제1항에 있어서, 상기 통과 트랜지스터의 게이트에 제1논리 신호를 인가하기위한 수단 및, 상기 통과 트랜지스터의 드레인에 제2논리 신호를 인가하기 위한 수단을 구비하는 것을 특징으로 하는 집적회로.
  9. 제1항에 있어서, 상기dc전압을 인가하기 위한 상기 수단은 상기 제2크기의 dc전압을 공급하는 전력을 연결하기에 적합한 접속 수단을 구비하는 것을 특징으로 하는 집적회로.
  10. 제1항에 있어서, 상기 적어도 하나의 통과 트랜지스터는 상기 인버터의 n채널 전계효과 트랜지스터의 임계 전압과 거의 동일한 임계 전압(Vth)을 갖는 n채널 트랜지스터인 것을 특징으로 하는 집적회로.
  11. 제1항에 있어서, 상기 적어도 하나의 통과 전계 효과트랜지스터는 상기 인버터의 p채널전계효과 트랜지스터의 임계 전압과 거의 동일한 임계 전압(Vth)을 갖는 p채널 트랜지스터인 것을 특징으로 하는 집적회로.
  12. 제1항에 있어서, 상기통과 전계효과 트랜지스터, 상기 p채널전계효과 트랜지스터 및, 상기 n채널전계효과 트랜지스터는 모두 증진형 트랜지스터인 것을 특징으로 하는 집적회로.
  13. 제10항에 있어서, 상기 트랜지스터의 임계전압의 크기는 사실상 서로 동일한 것을 특징으로 하는 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR860700834A 1985-03-26 1986-02-25 상보fet지연/논리 셀 KR880700547A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US71635785A 1985-03-26 1985-03-26
US716,357 1985-03-26
PCT/US1986/000412 WO1986005935A1 (en) 1985-03-26 1986-02-25 Complementary fet delay/logic cell

Publications (1)

Publication Number Publication Date
KR880700547A true KR880700547A (ko) 1988-03-15

Family

ID=24877700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR860700834A KR880700547A (ko) 1985-03-26 1986-02-25 상보fet지연/논리 셀

Country Status (4)

Country Link
EP (1) EP0216851A1 (ko)
JP (1) JPS62502370A (ko)
KR (1) KR880700547A (ko)
WO (1) WO1986005935A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8801119A (nl) * 1988-04-29 1989-11-16 Philips Nv Logische geintegreerde schakeling met transmissiepoorten met lage drempelspanning.
US6744082B1 (en) 2000-05-30 2004-06-01 Micron Technology, Inc. Static pass transistor logic with transistors with multiple vertical gates
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675144A (en) * 1969-09-04 1972-07-04 Rca Corp Transmission gate and biasing circuits
JPS5738996B2 (ko) * 1973-03-20 1982-08-18
JPS5318377A (en) * 1976-08-03 1978-02-20 Toshiba Corp Logical operation circuit

Also Published As

Publication number Publication date
JPS62502370A (ja) 1987-09-10
EP0216851A1 (en) 1987-04-08
WO1986005935A1 (en) 1986-10-09

Similar Documents

Publication Publication Date Title
KR860008622A (ko) 슬루레이트(slew rate)가 제어되는 고속 CMOS버퍼
KR900001131A (ko) 반도체 집적회로의 출력회로
KR950027822A (ko) 전압레벨변환회로
KR900013380A (ko) 전압 제어회로
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR950010340A (ko) 정 전류 발생 장치
KR960012722A (ko) 출력 버퍼 회로
KR920022287A (ko) 전류 메모리 셀
KR910002127A (ko) 전원절환회로
KR900002558A (ko) 출력회로
GB1450119A (en) Logic circuits
AU1412392A (en) Complementary logic input parallel (clip) logic circuit family
KR890013769A (ko) 중간전위생성회로
KR880700547A (ko) 상보fet지연/논리 셀
KR900004111A (ko) 논리 레벨 변환용 버퍼회로
KR880006850A (ko) 3스테이트 부설 상보형 mos집적회로
KR940025178A (ko) 데이터 출력회로
GB1487522A (en) Fet circuits
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR920005157A (ko) 저 소비전력형 워드선 구동회로
KR880008535A (ko) 3스테이트부 상보형 mos 집적회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR950034763A (ko) 반도체 집적회로 장치
KR970019032A (ko) 신호 레벨 변환 회로(Signal Level Converting Circuit)
KR970008886A (ko) 모스 트랜지스터를 이용한 논리게이트 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid