NL8801119A - Logische geintegreerde schakeling met transmissiepoorten met lage drempelspanning. - Google Patents

Description

Λ ΡΗΝ 12.545 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven

Logische geïntegreerde schakeling met transmissiepoorten met lage drempelspanning.

De uitvinding heeft betrekking op een geïntegreerde logische schakeling, die transmissiepoorten en daarop aangesloten deelschakelingen bevat. Zulke schakelingen zijn bekend uit de Europese octrooiaanvrage 0 164 450 of uit het Amerikaanse octrooi 4,498,135.

5 Behalve de optelschakeling en de arithmetische logische eenheid, die in respektievelijk de Europese octrooiaanvrage en het Amerikaanse octrooi zijn beschreven, kunnen ook in andere logische schakelingen zoals geheugens, multiplexschakelingen, schuifregisters en logische poorten zoals EN-, OF- en EXCLUSÏEF-OF-poorten transmissiepoorten worden 10 toegepast. Uiteraard is voorgaande opsomming niet limitatief.

De ontwikkelingen die gaande zijn op het gebied van integreren van logische systemen op een halfgeleidersubstraat laten de tendens zien dat steeds meer komponenten op een steeds kleiner substraatoppervlak worden samengevoegd. Het daarbij optredende probleem 15 is dan ook de toenemende energiedissipatie per substraatoppervlakte-eenheid. Deze dissipatie mag echter niet onbeperkt toenemen daar dit tot destruktie van het geïntegreerde circuit zou leiden. Een maatregel die de energiedissipatie per oppervlakte-eenheid zou verminderen, is het verlagen van de voedingsspanning. Echter kan een verlaging van de 20 voedingsspanning niet zonder meer worden toegepast, omdat ter verhoging van de integratiedichtheid de toegepaste transmissiepoorten niet als volledige CMOS-transmissiepoorten maar slechts met een enkelvoudige NM0S-transistor worden uitgevoerd. Het gevolg hiervan is dat een aan de ene zijde van de transmissiepoort aangeboden signaal aan de andere zijde een 25 amplitudeverlies laat zien ter grootte van de effektieve drempelspanning van deze transistor. Deze lagere amplitude van het signaal veroorzaakt bij een lagere voedingsspanning, die bijvoorbeeld kan liggen tussen de 2 en 3,6 Volt, zoals dat door de JEDEC Standaard no. 8 van de Electronic Industries Association is voorgesteld, een wezenlijke verhoging van de 30 statische vermogensdissipatie in de geïntegreerde schakeling gedurende bepaalde logische toestanden. Tevens wordt daardoor de ruisgevoeligheid groter. De storingsmarge neemt af omdat de spanningsslag van het logisch .8801119

If .

V

PHN 12.545 2 signaal afneemt. Indien de gebruikelijke drempelspanningen worden toegestaan van ongeveer 1 Volt, zullen bij een voedingsspanning van 2 Volt deze schakelingen zelfs helemaal niet meer funktioneren.

Het is het doel van de uitvinding om in een 5 geïntegreerde logische schakeling te voorzien, die een hoge integratiedichtheid heeft, op een hoge schakelfrekwentie kan werken met een hoge betrouwbaarheid en waarin de vermogensdissipatie met name de statische vermogensdissipatie zeer gering is.

Een geïntegreerde logische schakeling volgens de 10 uitvinding heeft daartoe tot kenmerk, dat de drempelspanning van de transistoren van de transmissiêpoorten lager is dan de drempelspanning van de transistoren in een op een transmissiepoort aangesloten deelschakeling. Door het toepassen van transistoren met een lage drempelspanning in de transmissiêpoorten zal een geringer signaalverlies 15 optreden zodat de transistoren in de op de transmissiêpoorten aangesloten deelschakeling beter aangestuurd worden. Hierdoor zal de deelschakeling een beter schakelgedrag hebben en minder dissiperen bij het omschakelen van de ene naar de andere logische toestand.

Een uitvoeringsvorm van een logische geïntegreerde 20 schakeling volgens de uitvinding heeft het kenmerk, dat de verhouding tussen de drempelspanning van transistoren in de transmissiêpoorten en drempelspanningen van transistoren in andere deelschakelingen ongeveer gelijk aan of kleiner dan 0,6 is. Door de genoemde maatregel wordt bereikt, dat de spanningsslag op de ingang van een op de 25 transmissiepoort aangesloten schakelingsdeel voldoende groot blijft om een deel van de in het schakelingsdeel aanwezige transistoren volledig in geleidende en andere transistoren in dat schakelingsdeel volledig in sperrende toestand te brengen.

Een voorkeursuitvoeringsvorm van een logische schakeling 30 volgens de uitvinding heeft het kenmerk, dat de drempelspanning van de transistoren in de transmissiêpoorten ongeveer 0,3 Volt is. Bij een dergelijke maatregel is het mogelijk logische schakelingen ook bij een lage voedingsspanning van bijvoorbeeld 2 Volt te laten funktioneren. Er treedt over de transmissiêpoorten slechts een gering logisch 35 signaalverlies op. Derhalve kunnen de drempelspanningen van de transistoren van de op de transmissiêpoorten aangesloten deelschakelingen, die bijvoorbeeld met CMOS-transistoren zijn ,8801119

A

PHN 12.545 3 uitgevoerd, relatief groot gekozen worden, waardoor de Off-State-stroom door deze transistoren sterk wordt beperkt.

De uitvinding zal worden toegelicht aan de hand van een in een tekening weergegeven voorbeeld van een multiplexschakeling.

5 De multiplexschakeling bevat een inverteerschakeling met de transistoren P1 en N1 en twee transmissiepoorten gevormd door de transistoren T1 en T2. De ingangen 11 en 12 van de multiplexschakeling zijn onder besturing van kontrolesignalen C en C naar keuze met de ingang I van de inverter te verbinden. De signalen C en Ü kunnen 10 komplementaire signalen zijn. De drempelspanningen van de transistoren T1 en T2 van de transmissiepoorten liggen in de orde van grootte van 0,2 Volt. De spreiding van de drempelspanningen van deze transistoren kan daarbij 0,1 Volt bedragen. Indien de spreiding van deze drempelspanningen 0,05 Volt zouden zijn, dan zou de drempelspanning van 15 de transistoren T1 en T2 van de transmissiepoorten bijvoorbeeld 0,15 Volt kunnen zijn. De drempelspanningen van de PMOS-transistor P1 en de NMOS-transistor N1 in de inverter zijn ongeveer 1 Volt. Wordt deze schakeling met een voedingsspanning VDD gelijk aan 2 Volt gevoed, dan zal deze schakeling op een gewenste wijze funktioneren en er zal slechts 20 een zeer geringe statische dissipatie optreden. Indien de drempelspanning van de transistoren T1 en T2 van de transmissiepoorten 1 Volt is, dan is de effektieve drempelspanning tengevolge van de substraat-source spanning hoger en zal bij een maximaal ingangssignaal van 2 Volt op een ingang 11 of 12 van de multiplexschakeling op de 25 ingang I van de inverter slechts een restsignaal overblijven met een amplitude kleiner dan 1 Volt. Het voorgaande betekent dat de PMOS-transistor P1 enigszins geleidend blijft en de NMOS-transistor N1 niet zal geleiden, hetgeen betekent dat de inverteerschakeling niet funktioneert. Bedraagt de drempelspanning van de transistoren T1 en T2 30 in de transmissiepoorten ongeveer 0,3 Volt, dan zal bij aanbieding van een signaal van 2 Volt op de ingang van de multiplexschakeling een restsignaal op de ingang van de inverter overblijven van bijna 1,7 Volt. Een signaal met een dergelijke amplitude zorgt ervoor dat de NMOS-transistor N1 in geheel opengeschakeld is en dat de PMOS-transistor P1 35 geheel is gesperd.

Bij de steeds groter wordende geïntegreerde logische schakelingen is het dataprocessingvermogen van belang. Dit betekent dat .8801119 ί* ΡΗΝ 12.545 4 er zoveel mogelijk funkties op een enkele substraat geïntegreerd moeten worden om het totaal aan kosten van een kompleet processingsysteem te reduceren. Het processingvermogen van het logisch deel van een geïntegreerd circuit kan worden uitgedrukt in termen van 5 de eigenschappen van een basiscircuit dat voor logische schakelingen representatief is. Het processingvermogen PP is evenredig met het substraatoppervlak waarop de logische schakeling, die met CMÓS-transistoren is uitgevoerd, is ondergebracht evenredig met de funktionele integratiedichtheid van de schakeling en is evenredig met de 10 schakelfrekwentie ervan. In formulevorm: PP = A x D x fs, waarin A het oppervlak van het substraat is waarop het logisch circuit is geïntegreerd, D de circuit funktionele integratiedichtheid en fs de schakelfrekwentie is. Twee hoofdfaktoren die het processingvermogen begrenzen en de kostenfunktie van een geïntegreerd logisch circuit 15 bepalen, zijn het substraatoppervlak en de vermogensdissipatie. De vermogensdissipatie is de som van de dynamische en de statische dissipatie. Indien Ed de energie is nodig voor het uitvoeren van een logische funktie in een basiscircuit dan geldt dat de vermogendissipatie in een geïntegreerde logische schakeling gelijk is aan 20 P = A x D x (fs x Ed + Pstat) hierin is Pstat de statische vermogensdissipatie. Uit de voorgaande formules kunnen twee kostenindikators worden geëxtraheerd, te weten A _ 1 (μ FF " D x fs u' en 25 = Ed + (2)

De kostenfunktie van een geïntegreerd logisch circuit is uit te drukken als COST = (3).

Bij het ontwerpen van een geïntegreerd logisch circuit is van te voren 30 onbekend of de uitdrukking (1) of de uitdrukking (2) het processingvermogen begrensd. Echter de algemene kostenfunktie die in formule (3) is weergegeven, is het produkt van de formules (1) en (2) en alle parameters in deze kostenfunktie kunnen met behulp van simulaties worden geëvalueerd. Wordt nu om de kostenfunktie te verkleinen de term 35 Ed in vergelijking (2) verkleind door het omlaagbrengen van de voedingsspanning dan kunnen de op zich gebruikelijke drempelspanningen van 1 Volt voor alle MOS-transistoren niet gehandhaafd blijven, omdat de .8801119 ί ΡΗΝ 12.545 5 storingsmarge daardoor sterk wordt verkleind evenals de schakelsnelheid. De op- en ontlaadstromen voor een op de uitgang van de inverter aanwezige capaciteit worden kwadratisch lager bij een lagere gate-source stuurspanning, zodat bij een kleiner stuursignaal een 5 langere op- of ontlaadt!jd nodig is. In het uiterste geval zoals in het voorbeeld (VDD = 2 Volt, drempelspanningen: 1 Volt) dat hiervoor gegeven is, zal de schakeling zelfs helemaal niet meer werken. Een andere oplossing zou zijn de drempelspanningen (1 Volt - 0.4 Volt) proportioneel met dezelfde schalingsfaktor als de voedingsspanning 10 (5 Volt - 2 Volt) te verkleinen teneinde het op gewenste wijze laten funktioneren van de logische circuits te kunnen garanderen. Uit de vergelijking (2) volgt dat inderdaad hierbij de kostenfunktie wordt verkleind. De schakelfrequentie neemt weliswaar in evenredigheid met een schalingsfaktor af, maar de dynamische dissipatie Ed is kwadratisch 15 evenredig en neemt dus sterker af. Opgemerkt wordt dat bij deze maatregel ook het ruisgedrag niet slechter wordt zodat ook vanuit dat oogpunt de voorgestelde maatregel acceptabel is. Er is echter gebleken dat deze benadering nadelen heeft. In de transistoren treden namelijk sub-threshold lekstromen op, die niet afnemen bij het verkleinen van de 20 afmetingen van de transistor of bij het verkleinen van de voedingsspanning. Daarenboven neemt de Off-State-stroom in een transistor exponentieel toe met (-qVT/nKT). Deze exponentiële funktie veroorzaakt bij het lineaire schalen van de drempelspanning VT met de voedingsspanning een substantiële toename van de dissipatie.

25 Volgens de uitvinding wordt nu in een geïntegreerde logische schakeling, waarin transmissiepoorten met slechts één enkele N-type MOS-transistor worden toegepast, twee verschillende drempelspanningen voor de N-type MOS-transistoren gebruikt. De enkele N-kanaaltransistor in de transmissiepoort heeft een lagere drempelspanning 30 dan de NMOS-transistor in de logische deelschakelingen, die op de uitgang van de transmissiepoort zijn aangesloten. Tengevolge van het toepassen van de lagere drempelspanning voor de NMOS-transistoren in een transmissiepoort is het signaalverlies over de transmissiepoort kleiner, hetgeen resulteert in een verbeterde ruismarge en -gedrag. De bijdrage 35 van de lekstromen in de transmissiepoorten aan de totale dissipatie zal gering zijn in VLSI-circuits, omdat de voornaamste lekstromen optreden in embedded memory geheugens, waarin een hoge dichtheid van lekpaden .8801119 ΡΗΝ 12.545 6 ψ voorkomt, en in ingangs/uitgangsbuffers, waarin zeer brede transistoren worden toegepast. Echter in de genoemde logische bouwstenen kan gebruik gemaakt worden van CMOS-transistoren met een hogere drempelspanning hetgeen de vermogensdissipatie vanwege de genoemde lekstromen en Off-5 State-stromen substantieel begrensd.

.8801119

Claims (4)

1. Logische geïntegreerde schakeling, die transmissiepoorten en daarop aangesloten deelschakelingen bevat, met het kenmerk, dat de drempelspanning van transistoren in de transmissiepoorten lager is dan de drempelspanning van de transistoren 5 van een op de transmissiepoort aangesloten deelschakeling.

2. Logische geïntegreerde schakeling, met het kenmerk, dat de verhouding tussen de drempelspanning van transistoren in de transmissiepoorten en transistoren in andere deelschakelingen van de logische schakeling ongeveer gelijk aan of kleiner dan 0,6 is. 10

3. Gëintegreerde logische schakeling volgens conclusie 2, met het kenmerk, dat de drempelspanning van de transistoren in de transmissiepoorten ongeveer 0,3 Volt is.

4. Geïntegreerde logische schakeling volgens één der voorgaande conclusies waarin komplementaire transistoren zijn toegepast, 15 met het kenmerk, dat een transmissiepoort slechts één enkele NM0S-transistor bevat. .8801119