RU1780184C - МДП-инвертор - Google Patents

МДП-инвертор

Info

Publication number
RU1780184C
RU1780184C SU904873217A SU4873217A RU1780184C RU 1780184 C RU1780184 C RU 1780184C SU 904873217 A SU904873217 A SU 904873217A SU 4873217 A SU4873217 A SU 4873217A RU 1780184 C RU1780184 C RU 1780184C
Authority
RU
Russia
Prior art keywords
mos transistor
mos
capacitor
drain
gate
Prior art date
Application number
SU904873217A
Other languages
English (en)
Inventor
Дмитрий Васильевич Игумнов
Владимир Анатольевич Масловский
Original Assignee
Московский институт радиотехники, электроники и автоматики
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский институт радиотехники, электроники и автоматики filed Critical Московский институт радиотехники, электроники и автоматики
Priority to SU904873217A priority Critical patent/RU1780184C/ru
Application granted granted Critical
Publication of RU1780184C publication Critical patent/RU1780184C/ru

Links

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Назначение: изобретение относитс  к импульсной технике и может найти применение в цифровых интегральных схемах. Сущность изобретени : устройство содержит шесть МДП-транзисторов 1-6 с индуцированным каналом,конденсатор 7 и диод 8, 1 ил.

Description

VJ 00
О
00
4Ь.
Изобретение относитс  к импульсной технике и может найти применение в цифровых интегральных схемах.
Известен МДП-инвертор, содержащий четыре МДП-транзистора с индуцированным р-каналом, диод и конденсатор, причем истоки первого и третьего МДП-транзисторов подключены к общей шине, их затворы - к входной клемме, а сток первого МДПтранзистора - к выходной клемме и истоку второго МДП-транзистора. затвор которого подключен к затвору четвертого МДП-транзистора , первому выводу конденсатора и аноду диода, катод которого подключен к клемме источника питани , стоку второго МДП-транзистора и стоку четвертого МДПтранзистора , исток которого подключен к второму выводу конденсатора и стоку третьего МДП-транзистора.
Основными недостатками прототипа следует считать относительно высокий уровень логического нул  на выходе и°вых, относительно большую потребл емую мощность Рпотр и плохое быстродействие (особенно при работе на емкостную нагрузку ).
Цель изобретени  - повышение помехозащищенности и снижение потребл емой мощности.
Указанна  цель достигаетс  в МДП-инверторе введением двух дополнительных МДП-транзисторов с индуцированным каналом , при этом анод диода подключен к клемме источника питани , а катод- к стоку с затвором второго дополнительного МДПтранзистора и второму выводу конденсатора , а затвор четвертого основного МДП-транзистора подключен к истоку с подложкой второго дополнительного МДПтранзистора и стоку первого до ;слнительного МДП-транзистора, затвор которого подключен к входной клемме, а исток с подложкой - к общей шине.
При открытых первом и третьем основных и первом дополнительном МДП-трзнзисторах происходит зар д конденсатора до напр жени , близкого к Еп. Второй и четвертый основные МДП-транзисторы при этом закрыты, чем определ етс  и°оых 0 и мала  потребл ема  мощность. При закрытых .первом и третьем основных и первом дополнительном МДП-транзисторах напр жение на зар женном конденсаторе складываетс  с ЕП и (через второй дополнительный МДП-транзистор) воздействует на затворы второго и четвертого основных МДП-транзисторов, обеспечива  их форсированно открытое состо ние и и вых-Еп. в результате повышаетс  помехозащищенность и быстродействие устройства;
Ма чертеже представлена электрическа  схема МДП-инвертора. Схема МДПинвертора состоит из шести МДП-транзисторов 1-6 с индуцированным каналом, конденсатора 7 и диода 8. Истоки и подложки МДП-транзистороп 1, 3 и 5 подключены к общей шине, а их затворы - к
0 входной клемме. Сток МДП-транзистора 4 подключен к клемме источника питани , аноду диода 8 и стоку МДП-транзистора 2, исток и подложка которого подключены к стоку МДП-транзистораИ и выходной клем5 . ме устройства, Катод диода 8 подключен к стоку, затвору МДП-транзистора 6 и первому выводу конденсатора 7, второй вывод которого подключен к стоку МДП-транзистора 3 и истоку с подложкой МДП-транзи0 стора 4. Затворы МДП-транзисторов 2 и 4 подключены к стоку МДП-транзистора 5 и истоку с подложкой МДП-транзистора 6. При положительном Еп используютс  МДПтранзисторы 1-6 с п-каналом, а при отрицательном Еп - с р-каналом. При отрицательном Еп измен етс  включение диода 8 на обратное.
За вл емое устройство работает следуюа (им образом.
0При входном сигнале логической единицы МДП-траизисторы 1, 3 и 5 открыты. Низкий потенциал на затворах ,/1ДП-тра - Зисторов 2 и 4 поддерживает их закрытое сссто н ;е. В результате уровень
5 выходного напр жени  . При этом происходит зар д конденсатора 7 до напр жени , близкого к ЕП, по цепи: клемма источника питани , диод 8, конденсатор 7, МДП-транзис-тор 3, об1ца  шина.
0При входном сигнале логического нул 
МДП-транзисторы 1.. 3 и 5 будут закрыты, а . МДП-транзисторы 2. 4 и 6 открыты. Напр жение зар женного конденсатора 7 складываетс  с напр жением на истоке МДП5 транзистора 4 и это суммар1юе напр жение IJj; оказь ваетс  приложенным (через МДПтранзистор 6) к затвору МДП-транзистора 4. Е результате будет возрастать наг1р жение на истоке МДП-транзистора 4 (стрем сь к
0 ЕП), а следовательно, и их(стрем сь к 2Еп-Uo , где Uo - пороговое напр жение МДПтранзистора 6). Таким образом окажетс , что к затворам МДП-транзисторов 2 и 4 приложено большое отпирающее напр жение
5 Uj(cyLuecTBeHHo большее Еп), за счет чего они будут форсированно открыты, сопротиплени  их каналов окажутс  малы и
и вых-Еп.
За счет большого перепада выходного напр жени  . (и пых-и°вых Еп) повышаетс 
помехозащищенность системы. За счет быстрого перезар да выходной (паразитной) емкости устройства через малые сопротивлени  каналов открытых МДП-транзисторов 1 и 2 повышаетс  быстродействие МДП-инвертора . Если значение достаточно, то, использу  за вл емое устройство, можно при сохранении этого значени  уменьшить величину напр жени  Еп, а следовательно , уменьшить потребл емую мощность . В за вл емом МДП-инверторе снижаетс  потребл ема  мощность за счет уменьшени ее потерь на форсированно открытом МДП-транзистор8 2 и за счет отсутстви  сквозных токов в открытых МДП-транзисторах 1 и 3 при и°вых 0 (поскольку при этом закрыты МДП-транзисторы 2 и 4 ).
Конденсатор 7 может разр жатьс  только через большие входные сопротиелени  МДП-транзисторов 2 и 4, а также через запертый МДП-транзистор 5 и обратно включенный диод 8, т.е. через очень большое сопротивление. Поэтому емкость конденсатора 7 может быть небольшой; вполне приемлемой дл  реализации в составе интегральной схемы.

Claims (1)

  1. Таким образом в указанном- МДП-инверторе достигаетс  повышение помехозащищенности и снижение потребл емой мощности, за счет чего и может быть достигнут экономический зффект при практическом использовании устройства. Формула изобретени  МДП-инвертор, содержащий четыре МДП-транзистора с индуцированным каналом , диод и конденсатор, истоки первого и третьего МДП-транзисторов подключены к общей шине, их затворы - к входной клемме , сток первого МДП-транзистора - к выходной клемме и истоку второго МДП-транзистора, затвор которого подключен к затвору четвертого МДП-транзистора, первый вывод конденсатора подключен к катоду диода, анод которого подключен к клемме источника питани , стокам второго и четвертого МДП-транзисторов, исток четвертого МДП-транзистора подключен к второму выводу конденсатора и стоку третьего МДП-транзистора, отличающийс  тем, что, с целью повышени  помехозащищенности и снижени  потребл емой мощности, в него введены два дополнительных МДПтранзистора с индуцированным каналом, катод диода подключен к стоку с затвором второго дополнительного МДП-транзистора и второму выводу конденсатора, а затвор четвертого основного МДП-транзистора подключен к истоку с подложкой второго дополнительного МДП-транзистора и стоку первого дополнительного МДП-транзистора , затвор которого подключен к входной клемме, а исток с подложкой - к общей шине .
SU904873217A 1990-10-15 1990-10-15 МДП-инвертор RU1780184C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904873217A RU1780184C (ru) 1990-10-15 1990-10-15 МДП-инвертор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904873217A RU1780184C (ru) 1990-10-15 1990-10-15 МДП-инвертор

Publications (1)

Publication Number Publication Date
RU1780184C true RU1780184C (ru) 1992-12-07

Family

ID=21539977

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904873217A RU1780184C (ru) 1990-10-15 1990-10-15 МДП-инвертор

Country Status (1)

Country Link
RU (1) RU1780184C (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Алексенко А. Г. и Шагурии И. И, Микросхемотехника, М.: Радио и св зь, 1982, с. 95, рис. 2.34.Авторское свидетельство СССР № 1539993,кл. Н 03 К 19/094,1990. *

Similar Documents

Publication Publication Date Title
US5644266A (en) Dynamic threshold voltage scheme for low voltage CMOS inverter
US4321661A (en) Apparatus for charging a capacitor
US4042839A (en) Low power dissipation combined enhancement depletion switching driver circuit
US4908528A (en) Input circuit having improved noise immunity
EP0086090B1 (en) Drive circuit for capacitive loads
JPS6435799A (en) Semiconductor integrated circuit
US4346310A (en) Voltage booster circuit
Tang et al. Low power dynamic logic circuit design using a pseudo dynamic buffer
US3889135A (en) Bootstrap circuit employing insulated gate transistors
CN1156980C (zh) 用于绝缘体上硅结构多米诺电路中双极性消除的方法与装置
US4609836A (en) CMOS transmission circuit
RU1780184C (ru) МДП-инвертор
EP0068892B1 (en) Inverter circuit
JPH07111448A (ja) インタフェース回路及びこれを具える電圧上昇回路
Wong et al. A 1 V CMOS digital circuits with double-gate-driven MOSFET
CN115167598A (zh) 电源电压选择电路
JPH0612869B2 (ja) Cmosダイナミツクram用時間遅廷回路
SU1775853A1 (ru) Устройство преобразования уровней логических сигналов на кмоп-транзисторах
JPH0687536B2 (ja) 相補的入力回路
EP0013117B1 (en) A mos dynamic logic circuit
SU1681335A1 (ru) Формирователь напр жени смещени подложки
SU1003348A1 (ru) Формирователь импульсов
US4053791A (en) Logic circuit of ratioless structure
RU2085030C1 (ru) Устройство преобразования уровней логических сигналов на кмоп-транзисторах
SU1465939A1 (ru) Триггер на дополн ющих МДП-транзисторах