SU1554118A1 - Генератор пр моугольных импульсов в интегральном исполнении - Google Patents

Генератор пр моугольных импульсов в интегральном исполнении Download PDF

Info

Publication number
SU1554118A1
SU1554118A1 SU874286707A SU4286707A SU1554118A1 SU 1554118 A1 SU1554118 A1 SU 1554118A1 SU 874286707 A SU874286707 A SU 874286707A SU 4286707 A SU4286707 A SU 4286707A SU 1554118 A1 SU1554118 A1 SU 1554118A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
current generator
transistors
trigger
Prior art date
Application number
SU874286707A
Other languages
English (en)
Inventor
Евгений Иванович Андреев
Эдуард Зиновьевич Гинзбург
Семен Давидович Лебедев
Original Assignee
Ленинградское Научно-Производственное Объединение "Электронмаш"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградское Научно-Производственное Объединение "Электронмаш" filed Critical Ленинградское Научно-Производственное Объединение "Электронмаш"
Priority to SU874286707A priority Critical patent/SU1554118A1/ru
Application granted granted Critical
Publication of SU1554118A1 publication Critical patent/SU1554118A1/ru

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано, например, в качестве встроенного генератора тактовых импульсов. Цель изобретени  - повышение стабильности частоты генерируемых импульсов при одновременном уменьшении потребл емой мощности. Компаратор 6 со счетным триггером 7 обеспечивают коммутацию транзисторов 1, 2, 14 - 17. Генератор 11 тока построен на транзисторах 18, 19, стабилизаторе 20 тока. 1 ил.

Description

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК M,SU 1554118 А1
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4286707/24-21 (22) 20.07.87 (46) 30.03.90, Бюл. № 12 (71) Ленинградское научно-производственное объединенйе Электронмаш (72) Е.Н.Андреев, Э.З.Гинзбург и С.Д.Лебедев (53) 621.374 (088.8) (56) Патент США № 4479097, кл. 331111, 1984.
Прянишников В.А. Интегрирующие цифровые вольтметры постоянного тока.
Л., 1976. с. 137, рис. 3,20.
(54) ГЕНЕРАТОР ПРЯМОУГОЛЬНЫХ ИМПУЛЬСОВ В ИНТЕГРАЛЬНОМ ИСПОЛНЕНИИ (57) Изобретение относится к импульсной технике и может быть использовано, например, в качестве встроенного генератора тактовых импульсов. Цель изобретения - повышение стабильности частоты генерируемых импульсов при одновременном уменьшении потребляемой мощности. Компаратор 6 со счетным триггером 7 обеспечивают коммутацию транзисторов 1, 2, 14-17. Генератор 11 тока построен на транзисторах 18 и 19 и стабилизаторе 20 тока. 1 ил.
15-541
Изобретение относйтся к импульсной технике и может быть использовано, например, в качестве встроенного генератора тактовых импульсов.
Цель изобретения - повышение стабильности частоты генерируемых импульсов при одновременном уменьшении потребляемой мощности.
На чертеже приведена структурная электрическая схема устройства. Генератор пря-моурольных импульсов . ’ содержит первый 1 и второй 2 р-канальные МОП-транзисторы, истоки которых соединены с первыми обкладками первого •3 и второго 4 конденсаторов, с шиной5 питания, а стоки соответственно соединены с вторыми обкладками первого 3 и второго 4 конденсаторов, компара- тор 6, выход которого соединен с вхо- 2о 'дом счетного триггера 7, первый и второй выходы которого соединены соответственно с затвором первого 1 и второго 2 р-канальных МОП-транзисторов, с первой и второй выходными шинами 8 и 25 9, резистор 10, генератор 11 тока, 1 первый 12 и второй 13 двунаправленные ключи, прямой вход первого и инверсный вход второго ключей соединены с первым выходом триггера 7, инверсный вход первого и прямой вход второго - с вторым выходом триггера 7, первый двунаправленный ключ 12 включен между второй обкладкой первого конденсатора 3 и первым выходом генератора 11 тока, второй двунаправленный ключ 13 - между второй обкладкой второго конденсатора 4 и первым выходом генератора 11 тока, соединенным с инвертирующим входом компаратора 6, неинвертирующий вход которого соединен с вторым выходом генератора 11 тока и через резистор 10 - с шиной 5 питания.
Двунаправленные ключи 12 и 13 выполнены соответственно на транзисторах 14, 15.и 16, 17, генератор 11 тока - на транзисторах 18 и 19, стабилизаторе 20 тока.
Устройство работает следующим образом. 50
С выхода стабилизатора 20 тока на затворы транзисторов 18 и 19 подается уровень напряжения, близкий к их пороговому напряжению (такой, чтобы эти транзисторы находились в предпороговой области токов стока для всей области рабочих напряжений на их стоках). Предпороговая область работы транзисторов характеризуется тем, что, начи-;
ная с величин напряжений на стоке транзистора, больших примерно 80 мВ, величина тока стока для длинноканальных транзисторов (с длинами канала, большими 10 мкМ) практически не зависит от величины напряжения на стоке. Таким образом, транзисторы 18 и 19 работают в режиме генераторов тока. При этом величины токов 11g и I через эти транзисторы прямо пропорциональны отношению размеров канала для каждого из транзисторов:
(---) · ' _ ___l (1)
I is ( w 1 * где w и L - ширина и длина канала КМОП-транзистора,
Если размеры каналов транзисторов одинаковые, то при одном и том же напряжении на затворах токи стока этих транзисторов также равны. Величина тока стока транзистора 18 и величина сопротивления резистора 10 выбираются такими, чтобы величина напряжения на неинвертирующем входе компаратора 6 удовлетворяла условиям работы транзисторов 18 и 19 в режиме генератора тока и рабочей области входных напряжений компаратора 6. Выходы счетного триггера могут находиться в одном из двух противоположных состояний, предположим, что на шине 8 имеется высокий уровень напряжения (лог. 1), а на шине 9 низкий уровень напряжения (лог. 0), при этом коммутирующие транзисторы 14 и 15 и разряжающий транзистор 2 открыты, а коммутирующие транзисторы 16 и 17 и разряжающий транзистор 1 закрыты. Конденсатор 4 разряжается через открытый транзистор 2, а конденсатор 3 заряжается через транзистор 19 и открытые транзисторы 14 и 15 постоянным током до тех пор, пока напряжение на инвертирующем входе компаратора 6 не станет равным напряжению на его входах. С выхода компаратора 6 на вход счетного триггера 7 поступает уровень лог, 0, который подготавливает триггер для переброса в очередное состояние на его выходах. При равенстве потенциалов на входе компаратора 6 он срабатывает, с его выхода на вход счетного триггера поступает лог. 1, триггер перебрасывается в противоположное состояние на его выходах (на шине 8 - лог. 0, на шине 9 - лог, l), транзисторы 2, 14 и 15 закрываются, а транзис торы 16, 17 и 1 открываются, при этом инвертирующий вход компаратора 6 под соединяется к разряженному конденсато ру 4, на выходе компаратора 6 и входе триггера появляется уровень лог. О, конденсатор 3 разряжается через открытый транзистор 1, а конденсатор 4 на чинает заряжаться через транзистор 19 и открытые транзисторы 16 и 17 до нап ряжения, равного напряжению на входе компаратора 6. После этого на входе триггера 7 появляется уровень лог. 1, триггер перебрасывается в проти да времязадающих конденсаторов и цепи опорного напряжения происходят одина новыми и полностью компенсируют друг друга, при этом конкретная величина токов не имеет принципиального значения (лишь бы выполнялись условия работоспособности элементов).
Уменьшение количества токопотребляющих элементов в два раза (токозадающая цепь и компаратор со сквозным током) позволяет в предлагаемом устройстве по сравнению с известным в два раза уменьшить потребляемую мощность.
воположное на его выходах состояние, и процесс повторяется.
Пусть через транзисторы 18 и 19 течет одинаковый ток 1 (размеры их каналов равны), тогда на резисторе 10 падает напряжение: 20
Uon =RI, (2) где R- сопротивление резистора 10, и время заряда конденсатора емкостью С до величины Uon определяется как t=_C_^=cR; (3)
Таким образом, период генерации можно определить как
T=t1+2tl+td=t ,+Фгнс , (4) где +, ta=C4R;
С3 и С4»- емкости конденсаторов и 4;
t нс - нестабильная часть периода;
- задержка срабатывания компаратора и триггера, которую можно сделать достаточно малой (не более 50 нс),
На минимальную величину этой задержки не накладывается никаких ограничений, связанных с функционированием устройства. Времена t, и в выражении (4) являются стабильными по напряжению питания величинами. Таким образом, в данном случае в выражение для периода колебаний не входит нестабилизированное время разряда времязадающих конденсаторов (что имеет место в известном устройстве), а нестабильная часть периода составляет не более 100 нс При этом не требуются какие- то специальные методы стабилизации токозадающих цепей, так-как благодаря наличию двухвыводного генератора тока любые изменения тока по цепи заря15

Claims (1)

  1. Формула изобретения
    Генератор прямоугольных импульсов в интегральном исполнении, содержащий первый и второй р-канальные МОПтранзисторы, истоки которых соединены соответственно с первыми обкладками первого и второго конденсаторов и с шиной питания, а стоки соответствен25 но соединены с вторыми обкладками первого и второго конденсаторов, компа.ратор, выход которого соединен с входом счетного триггера, первый и второй выходы которого соединены со30 ответственно с затворами первого и второго р-канальных МОП-транзисторов и с . первой и второй выходными шинами, резистор, отлич ающийся тем, что, с целью повышения стабиль35 ности частоты генерируемых импульсов при одновременном уменьшении потребляемой мощности·, в него введены двухвыходной генератор тока, первый и вто- . рой двунаправленные ключи, прямой 4Q вход первого и инверсный вход второго из которых соединены с первым выходом триггера, инверсный вход первого и прямой вход второго из которых - с вторым выходом триггера, причем пер45 вый двунаправленный ключ включен между второй обкладкой первого конденеа тора и первым выходом генератора тока, второй двунаправленный ключ - между второй обкладкой второго конденсатора 5Q и первым выходом генератора тока, при этом первый выход.генератора тока соединен с инвертирующим входом компаратора, неинвертирующий вход которого соединен с вторым выходом генератора тока и через резистор - с шиной питания,
SU874286707A 1987-07-20 1987-07-20 Генератор пр моугольных импульсов в интегральном исполнении SU1554118A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874286707A SU1554118A1 (ru) 1987-07-20 1987-07-20 Генератор пр моугольных импульсов в интегральном исполнении

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874286707A SU1554118A1 (ru) 1987-07-20 1987-07-20 Генератор пр моугольных импульсов в интегральном исполнении

Publications (1)

Publication Number Publication Date
SU1554118A1 true SU1554118A1 (ru) 1990-03-30

Family

ID=21320377

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874286707A SU1554118A1 (ru) 1987-07-20 1987-07-20 Генератор пр моугольных импульсов в интегральном исполнении

Country Status (1)

Country Link
SU (1) SU1554118A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US № 4479097, кл. 331111, 1984. Пр нишников В.А. Интегрирующие цифровые вольтметры посто нного тока. Л., 1976, с. 137, рис. 3.20. *

Similar Documents

Publication Publication Date Title
JP3014164B2 (ja) 出力バッファ回路
CA1060543A (en) Boosting circuit
CA1042520A (en) Fet load gate compensator
EP0086090B1 (en) Drive circuit for capacitive loads
GB2214017A (en) Ring oscillator
US5517145A (en) CMOS toggle flip-flop using adiabatic switching
JP4355658B2 (ja) 配置面積を縮減し過渡電力を削減した発振回路
WO2006117236A2 (en) Apparatus and method for reducing power comsumption within an oscillator
SU1554118A1 (ru) Генератор пр моугольных импульсов в интегральном исполнении
JP3585745B2 (ja) 低電圧サンプル・ホールド回路
KR100246265B1 (ko) 논리신호 선택회로
KR100736056B1 (ko) 제어 발진기 시스템 및 방법
CN115225078A (zh) 电平检测电路和电平转换电路
KR20030072527A (ko) 직류-직류 컨버터의 발진기
JPH0758887B2 (ja) Rc時定数を利用した可変クロック遅延回路
JP2001318111A (ja) 静電容量測定回路、静電容量比較器、およびバッファ回路
JPH09229970A (ja) 入力検出回路
JPH06245489A (ja) 定電位発生回路
KR100211122B1 (ko) 반도체 집적 회로 장치용 발진 회로
SU680055A2 (ru) Ячейка пам ти дл регистра сдвига
SU1221740A1 (ru) Усилитель-формирователь на МОП-транзисторах
US7214975B2 (en) Semiconductor device with charge share countermeasure
RU2085030C1 (ru) Устройство преобразования уровней логических сигналов на кмоп-транзисторах
SU1003348A1 (ru) Формирователь импульсов
JPH0589265A (ja) 積分回路