SU1676069A1 - Многостабильный триггер - Google Patents
Многостабильный триггер Download PDFInfo
- Publication number
- SU1676069A1 SU1676069A1 SU894671350A SU4671350A SU1676069A1 SU 1676069 A1 SU1676069 A1 SU 1676069A1 SU 894671350 A SU894671350 A SU 894671350A SU 4671350 A SU4671350 A SU 4671350A SU 1676069 A1 SU1676069 A1 SU 1676069A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- mos transistors
- output
- gates
- drains
- mos
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано дл построени запоминающих устройств, работающих в двоичном и троичном коде. Цель изобретени -уменьшение потребл емой мощности и расширение функциональных возможностей путем реализации дополнительных выходных сигналов. Многостабильныи триггер содержит два МОП-транзистора с каналом первого типа проводимости, два резистора и шесть МОП-транзисторов с каналом второго типа проводимости. Введение новых св зей позвол ет уменьшить потребл емую мощность и расширить функциональные возможности . 1 ил.
Description
Изобретение относитс к импульсной технике и может быть использовано дл построени запоминающих устройств, работающих в двоичном и троичном коде.
Цель изобретени - уменьшение потребл емой мощности и расширение функциональных возможностей путем реализации дополнительных выходных сигналов .
На чертеже представлена принципиальна схема многостабильного триггера.
Многостабильный триггер содержит первый 1 и второй 2 МОП-транзисторы с каналом первого типа проводимости, третий 3 и четвертый 4 МОП-транзисторы с каналом второго типа проводимости, первый 5 и второй 6 резисторы, п тый-вось- мой МОП-транзисторы 7-10 с каналом второго типа проводимости,истоки и подложки МОП-транзисторов 1 и 2 соединены с первой шиной 11 питани , их стоки соответственно с первым 12 и вторым 13 выходами, стоками МОП-транзисторов 9 и 10, затворами МОП-транзисторов 4 и 3 и
через резисторы 5 и 6 со стоками транзисторов 3, 7 и 4, 8 и соответственно третьим 14 и четвертым 15 выходами и затворами МОП-транзисторов 2 и 1, затворы МОП- транзисторов 7 и 8 соединены с первым входом 16, затворы МОП-транзисторов 9 и 10 - с вторым и третьим входами 17 и 18, истоки и подложки МОП-транзисторов 3,4,7,8,9 и 10 соединены с второй шиной 19 питани .
Многостабильный триггер работает следующим образом
Пусть триггер находитс в состо нии, когда МОП-транзисторы 1-4 открыты. Через открытые МОП-транзисторы 1 и 2 напр жение с первой шины 11 питани подаетс на затворы МОП-транзисторов 3 и 4, а через открытые транзисторы 3 и 4 напр жение с второй шины 16 питани подаетс на затворы МОП-транзисторов 1 и 2. так как на затворы МОП-транзисторов подаютс открывающие напр жени , то все эти транзисторы будут открыты. Состо ние триггера, при котором транзисторы 1,2,3 и 4 открыты,
Os
V4 О О О Ч)
характеризуетс двоичным кодом 1100 (на выходных шинах 12, 13, 14, 15, где за логическую единицу принимаетс уровень напр жени на первой шине 11 питани . Если в следующий момент времени на вход 16 будет подан импульсный сигнал, состо ние триггера не изменитс , так как МОП-транзисторы 7 и 8 зашунтированы открытыми МОП-транзисторами 3 и 4. Дл изменени состо ни триггера необходимо подать импульс напр жени на вход 17 или 18 и если в следующий момент времени такой сигнал будет подан на вход 17, то МОП-транзистор 9 откроетс , уровень напр жени на выходе 12 и затворе МОП-транзистора 4 несколько понизитс , это вызовет понижение проводимости МОП-транзистора 4 и приведет к увеличению уровн напр жени на выходе 15 и затворе МОП-транзистора 1, вследствие этого проводимость МОП-транзистора 1 будет понижатьс , привод к дальнейшему понижению уровн напр жени на выходе 12 и затворе МОП-транзистора 4. Процесс этот будет проходить лавинообразно до полного запирани МОП-транзисторов 1 .и 4. Триггер переходит в новое состо ние, характеризующеес кодом 0101. Дл переключени триггера в исходное или в третье состо ние необходимо подать импульсный сигнал на вход 16 или 18. При подаче импульса в следующий момент времени на вход 18 МОП-транзистор 10 открываетс и уровни напр жени на выходах 13 и 16 и затворах МОП-транзисторов 3 и 1 понижаютс . Проводимость МОП-транзистора 1 увеличиваетс , а МОП-транзистора 3 уменьшаетс , и уровни напр жени на выходах 12 и 14 и затворах МОП-транзисторов 2 и 4 повышаютс . Это приводит к понижению проводимости МОП-транзистора 2, по влению проводимости МОП-транзистора 4 и к дальнейшему понижению уровней напр жени на выходах 13 и 15. Таким образом триггер переключаетс в третье состо ние, которое характеризуетс кодом 1010. Триггер можно вернуть в предыдущее или в
исходное состо ние, если подать импульс напр жени на вход 17 или 16. Если в следующий момент времени импульс напр жени будет подан на вход 17, то триггер переключитс в предыдущее состо ние.
Claims (1)
- Формула изобретениМногостабильный триггер, содержащий первый и второй МОП-транзисторы с каналом первого типа проводимости, истоки и подложки которых соединены с шиной питани , третий, четвертый, п тый, шестой, седьмой и восьмой МОП-транзисторы - с каналом второго типа проводимости, истоки и подложки которых соединены с второй шиной питани , стоки первого и второгоМОП-транзисторов соединены с первыми выводами соответственно первого и второго резисторов, затворы - соответственно со стоками четвертого и третьего МОП-транзисторов, затворы п того и шестого МОП-транзисторов соединены с первой выходной шиной, затворы седьмого и восьмого МОП-транзисторов соединены соответственно с вторым и третьим входами, отличающийс тем, что, с цельюуменьшени потребл емой мощности и расширени функциональных возможностей , стоки первого, седьмого и затвор четвертого МОП-транзисторов соединены с первым выходом, стоки второго и восьмогои затвор третьего МОП-транзисторов соединены с вторым выходом, стоки третьего и п того МОП-транзисторов соединены с третьим выходом и вторым выводом первого резистора, стоки четвертого и шестогоМОП-транзисторов соединены с четвертым выходом и вторым выводом второго резистора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894671350A SU1676069A1 (ru) | 1989-04-03 | 1989-04-03 | Многостабильный триггер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894671350A SU1676069A1 (ru) | 1989-04-03 | 1989-04-03 | Многостабильный триггер |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1676069A1 true SU1676069A1 (ru) | 1991-09-07 |
Family
ID=21438296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894671350A SU1676069A1 (ru) | 1989-04-03 | 1989-04-03 | Многостабильный триггер |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1676069A1 (ru) |
-
1989
- 1989-04-03 SU SU894671350A patent/SU1676069A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1160542,кл. Н 03 К 3/29, 1983. Авторское свидетельство СССР № 1228222.кл. Н 03 К 3/29, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0129661A3 (en) | Bootstrap driver circuits for a mos memory | |
DE68910711D1 (de) | Zeitlich abweichende Ansteuerung zur Verwendung in integrierten Schaltungen. | |
KR970031348A (ko) | 배타적 오아/노아게이트 회로 | |
SU1676069A1 (ru) | Многостабильный триггер | |
US5982198A (en) | Free inverter circuit | |
US4649290A (en) | Pulse generating circuit | |
SU1182665A1 (ru) | Элемент с трем состо ни ми | |
US4745306A (en) | Half adder having a pair of precharged stages | |
SU1615877A1 (ru) | Логический элемент на бипол рных и МОП-транзисторах | |
SU1631716A1 (ru) | Элемент с трем состо ни ми | |
SU1234952A1 (ru) | Триггер Богдановича на МДП-транзисторах | |
SU1688398A1 (ru) | Компаратор напр жений | |
SU1476599A1 (ru) | Формирователь импульсов | |
SU1443137A1 (ru) | Г-триггер | |
SU1569973A1 (ru) | Формирователь импульсов на МДП-транзисторах | |
SU1707757A1 (ru) | Троичный дизъюнктор на МДП-транзисторах | |
SU790127A1 (ru) | Триггер на мдп транзисторах | |
SU1365351A1 (ru) | Устройство сравнени на МДП-транзисторах | |
SU921052A1 (ru) | Триггер на КМОП транзисторах | |
SU1378047A1 (ru) | Логическое устройство | |
SU1140245A1 (ru) | Усилитель-формирователь выходных сигналов посто нных запоминающих устройств на МОП-Транзисторах | |
SU1725386A1 (ru) | Буферный усилитель | |
SU1413722A1 (ru) | Парафазна логическа КМОП-схема | |
SU1112409A1 (ru) | Буферный усилитель (его варианты) | |
SU1465997A1 (ru) | Асинхронный распределитель |