SU1596387A1 - Формирователь импульсов - Google Patents
Формирователь импульсов Download PDFInfo
- Publication number
- SU1596387A1 SU1596387A1 SU884450607A SU4450607A SU1596387A1 SU 1596387 A1 SU1596387 A1 SU 1596387A1 SU 884450607 A SU884450607 A SU 884450607A SU 4450607 A SU4450607 A SU 4450607A SU 1596387 A1 SU1596387 A1 SU 1596387A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- transistors
- driver
- gate
- drain
- Prior art date
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
Изобретение относитс к вычислительной технике и электронике и наиболее эффективно может быть использовано в интегральных микросхемах пам ти. Цель изобретени - повышение помехоустойчивости формировател импульсов. Поставленна цель достигаетс тем, что формирователь содержит второй элемент задержки на резисторе 6 с соответствующими св з ми. Снижение уровн помех достигаетс тем, что транзисторы 3,4 на начальном этапе подзар жают емкость нагрузки, а через некоторое врем , определ емое сопротивлением резисторов 5,6, происходит отпирание транзисторов 1,2 формировател . Величина сопротивлений также вли ет на скорость их отпирани , что определ ет быстродействие и уровень помех по шинам питани и земли интегральных микросхем. 2 ил.
Description
Изобретение относитс к вычислительной технике и электронике и наиболее эффективно может быть использовано в интегральных микросхемах пам ти.
Цель изобретени -повышение помехоустойчивости формировател .
На фиг. 1 представлена принципиальна электрическа схема формировател ; на фиг. 2 - временные диаграммы его работы.
Формирователь импульсов содержит первый р-канальный МДП-транзистор 1, второй п-канальный МДП-транзисТор2, третий р-канальный МДП-транзистор 3, четвертый п-канальный МДП транзистор4, первый и второй элементы задержки, образованные резисторами 5 и 6 и паразитными емкост ми затворов транзисторов 1-4.
Формирователь работает следующим образом,
В начальный момент все транзисторы 1-4 закрыты, т.е. напр жени на затворах
транзисторов 1 и 3 равны напр жению питани , а напр жени на затворах транзисторов 2 и 4 равны нулю. Зар д на емкости нагрузки отсутствует.
При считывании сигнала 1 напр жение на затворе транзистора 3 падает до нул . Транзистор 3 открываетс и емкость нагрузки начинает зар жатьс током этого транзистора. Величина тока транзистора 3 выбираетс из расчета, чтобы возникающие помехи по шине питани не превышали допустимого уровн . В это врем с посто нной времени, определ емой сопротивлением резистора 5 и емкостью затвора транзистора 1, падает напр жение на затворе транзистора 1. Транзистор 1 начинает открыватьс при спаде этого напр жени от питани на величину порогового напр жени транзистора 1. Снижение уровн помех по шине питани осуществл етс не только за счет медленного открывани транзистора 1, но и
за счет уменьшени перепада напр жений из-за зар да емкости нагрузки током транзистора 3, Величина уровн помех по шинам питани при открывании транзистора 1 поэтому уменьшаетс быстрее при увеличении 5 фронта сигнала на затворе транзистора 1.
Процесс разр да емкости нагрузки происходит с помощью транзисторов 4 и 2 аналогично описанному выше процессу. Однако во избежание сквозных токов через 10 формирователь открывание транзистора 4 должно происходить не раньше запирани транзистора 1.
Дл увеличени посто нной времени,к затворам транзисторов 3 и 4 можно подклю- 15 чать емкости.
Claims (1)
- Формула изобретениФормирователь импульсов, содержащий четыре транзистора и первый злемент адержки, стоки первого и второго транзи- 20 торов соединены и вл ютс выходом формировател импульсов, а истоки подключены к шине питани и к шине нулевого потенциала формировател соответственно, затвор третьего транзистора вл етс первым входом формировател и соединен с первым выводом первого злемента задержки , сток третьего транзистора соединен со стоком четвертого транзистора, затвор которого вл етс вторым входом формировател , а исток соединен с истоком второго транзистора, отличающийс тем, что, с целью повышени помехоустойчивости формировател , он содержит второй злемент задержки, первый и второй выводы которого соединены с затворами четвертого и второго транзисторов соответственно, второй вывод первого злемента задержки соединен с затвором первого транзистора, исток и сток которого соединены с истоком и стоком третьего транзистора соответственно .J ; LI- I/5иг. 7t-iГ jt ...I-Irhи,ли уfue.Z
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884450607A SU1596387A1 (ru) | 1988-06-28 | 1988-06-28 | Формирователь импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884450607A SU1596387A1 (ru) | 1988-06-28 | 1988-06-28 | Формирователь импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1596387A1 true SU1596387A1 (ru) | 1990-09-30 |
Family
ID=21385575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884450607A SU1596387A1 (ru) | 1988-06-28 | 1988-06-28 | Формирователь импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1596387A1 (ru) |
-
1988
- 1988-06-28 SU SU884450607A patent/SU1596387A1/ru active
Non-Patent Citations (1)
Title |
---|
Кармазинский А.Н. Синтез принципиальных схем цифровых элементов на МДП- транзисторах. - М.: Радио и св зь. 1983, с. 256.Авторское свидетельство СССР Ms 1092563, кл. G 11 С 7/00, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0158006B1 (ko) | 캐패시터와 트랜지스터를 사용하는 지연 회로 | |
EP0072686A2 (en) | A buffer circuit including inverter circuitry | |
EP0129217A2 (en) | A semiconductor circuit including a memory and a pulse drive circuit | |
US4628218A (en) | Driving circuit suppressing peak value of charging current from power supply to capacitive load | |
US4725746A (en) | MOSFET buffer circuit with an improved bootstrapping circuit | |
JPH0159772B2 (ru) | ||
JP2915625B2 (ja) | データ出力回路 | |
US5362995A (en) | Voltage comparing circuit | |
SU1596387A1 (ru) | Формирователь импульсов | |
US4401904A (en) | Delay circuit used in semiconductor memory device | |
CA1149473A (en) | High voltage clock generator | |
JPH06296130A (ja) | データ出力回路 | |
IE53368B1 (en) | Mos dynamic memory device | |
US5589784A (en) | Method and apparatus for detecting changes in a clock signal to static states | |
JP2856355B2 (ja) | 半導体集積回路 | |
JP2822401B2 (ja) | バス駆動回路 | |
SU1275545A1 (ru) | Ячейка пам ти | |
SU744722A1 (ru) | Устройство дл выборки адресов из блоков пам ти | |
JPH0159773B2 (ru) | ||
SU902075A1 (ru) | Ячейка пам ти дл регистра сдвига | |
KR900007929B1 (ko) | 전압 램프 속도(Ramp Speed) 제어회로 | |
SU1681335A1 (ru) | Формирователь напр жени смещени подложки | |
SU1322374A1 (ru) | Формирователь напр жени смещени подложки дл интегральных схем | |
SU1644222A1 (ru) | Дешифратор | |
SU1539995A1 (ru) | Формирователь импульсов на МДП-транзисторах |