SU1374417A1 - Формирователь импульсов - Google Patents

Abstract

Изобретение может быть использовано в интегральных схемах динамического типа на ЬЩП - транзисторах. Целью изобретени   вл етс  повышение быстродействи  формировател  и расширение области его применени . Формирователь содержит шину 1 питани , общую шину 2, входы: выключени  3 и 4, инверсный включени  5, пр мой включени  6, пр мой адресный 7, инверсный адресный 8, подброса 9, перезар да 10, удержани  11, бутстреп- ный 12, подготовки 13; выходные шины: первую 14, вторую 15; транзисторы: включени  16 и 24, включени  17 и 25, проходной 18, ключевые 19 и 27, адресные 20, 22, 28 и 30, перезар да 21 и 29, входные 23 и 31, проходной 26, удержани  32, подготовки 33, бутстрепный 34; конденсаторы: управл ющие 35 и 36, выходной 37. Расширение области применени  достигаетс  за счет введени  второй выходной шины 15, что позвол ет использовать формирователь без дополнительного блока селекции сигнала при получении сигнала по двум шинам. Формирователь предпочтительно использовать дл  формировани  сигнала выборки строки и/или столбца, поскольку перва  и втора  выходные шины полностью независимы по управлению. Снижение емкости на каждой выходной шине по сравнению с прототипом повышает быстродействие предложенного формировател  импульсов. 2 ил. (Л со ч 4 4

Description

113

Изобретение относитс  к импульсной технике и может быть использовано в интегральных схемах динамического типа на МДП-транзисторах.

Цель изобретени  - повышение быстродействи  и расширение области применени .

На фиг. 1 изображена схема устройства; на фиг. 2 - временные диаграм- мы сигналов на входах и выходных шинах устройства.

Формирователь импульсов содержит шину питани  1, общую шину 2, входы первый выключени  3, второй выключе- ни  4, инверсный включени  5, пр мой включени  6, пр мой адресный 7, инверсный адресный 8, подброса 9, предзар да 10, удержани  Г, бут- стрепный 12, подготовки 13, первую 14 и вторую 15 выходные шины, транзисторы первый выключени  16, первый включени  17, первьш проходной 18, первый клочевой 19, первый адресный 20,.первьш предзар да 21, второй адресный 22, первый входной 23, второй выключени  24, второй включени  25, второй проходной 26, второй ключевой 27, третий адресный 28, второй предзар да 29, четвертый адресный 30 второй входной 31, удержани  32, подготовки 33, бутстрепньш 34, конденсаторы первый управл юш;ий 35, второй управл ющий 36, выходной 37.

Сток первого транзистора выключени  16 соединен с истоком первого транзистора включени  17, первой выходной шиной 14 и истоком первого проходного транзистора 18, затвор которого подключен к истоку первого ключевого транзистора 19, стоку первого адре.сного транзистора 20, первому выводу первого управл ющего конденсатора 35, затвор первого ключевого .транзистора 19 соединен с исто- ком первого транзистора предзар да 21, стоком третьего адресного транзистора 22 и стоком первого входного транзистора 23, сток второго транзистора выключени  24 соединен с истоком второго транзистора включени  25 второй выходной шиной 15 и истоком второго проходного транзистора 26, затвор которого подключен к истоку второго ключевого транзистора 27,

стоку второго адресного транзистора 22 и первому -выводу второго управл ющего конденсатора 36, затвор второго ключевого транзистора 27 соединен с

O

0 5 0

Q с

5

0

5

истоком второго транзистора предза- р да 29, стоком четвертого адресного транзистора 30 и стоком второго входного транзистора 31, стоки первого проходного 18 и второго проходного 26 транзисторов подключены к истоку транзистора удержани  32 и первому выводу выходного конденсатора 37, второй вывод которого соединен со стоком транзистора подготовки 33 и истоком бутстрепного транзистора 34, затвор которого подключен ко вторым выводам первого управл ющего 35 и второго управл ющего 36 конденсаторов , стоки первого 17 и второго 25 транзисторов включени , первого 21 и второго 29 транзисторов предзар да , транзистора: удержани  32 и бутстрепного транзистора 34 соединены С шиной питани  1, истоки первого 16 и второго 24 транзисторов выключени , транзистора подготовки 33, первого 20, второго 22, третьего 28 и четвертого 30 адресных транзисторов соединены с общей шиной 2, затворы первого 16 и второго 24 транзисторов выключени  образуют соответственно первый 3 и второй 4 входы выключени , затвора первого 17 и второго 25 транзисторов включени  образуют соответственно инверсный 5 и .пр мой 6 входы включени , затворы первого 20 и третьего 28, второго 22 и четвертого 30 адресных транзисторов попарно объединены и образуют соответственно пр мой 7 и инверсный 8 адресные входы, стоки первого 19 и второго 27 ключевых транзисторов объединены и образуют вход подброса 9, затворы первого 21 и второго 29 транзисторов предзар да объединены и образуют вход предзар да 10, затворы транзисторов удержани  32, бутсрепного 34 и подготовки 33  вл ютс  соответственно входами удержани  11, бутстрепньш 12 и подготовки 13, истоки первого 23 и второго 31 входных транзисторов соединены с входом подготовки 13.

Формирователь импульсов работает следующим образом.

В исходном состо нии на входах первом 3 и втором 4 выключени , удержани  11, подготовки 13 и предзар да 10 установлен высокий уровень напр жени  Е, равный напр жению на шине питани  1. При зтом, первый 16 и второй 24 транзисторы выключени 

313

открыты и перва  14 и втора  15 выходные шины подключены к общей шине 2, на выходных шинах 14 и 15 установлены низкие уровни напр жени  Транзистор подготовки 33 открыт и на втором выводе выходного конденсатора 37 установлен низкий уровень напр жени , а через открытый транзистор удержани  32 первый вывод вы- ходного конденсатора 37 зар жен до высокого уровн  напр жени .

Первый 21 и второй 29 транзисторы предзар да открыты и на затворах первого 19 и второго 27 ключевых транзисторов установлены высокие уровни напр жени . На входах включени  пр мом 6 и инверсном 5, адресных входах пр мом 7 и инверсном 8, входах подброса 9 и бутстрепном 12 установлены низкие уровни напр жени  Формирователь приведен в исходное состо ние.

Поскольку сигналы на пр мом 6 и инверсном 5 входах включени , а так- же на пр мом 7 и инверсном 8 адресных входах  вл ютс  взаимно допол- н юш;ими, т.е. при подаче высокого уровн  напр жени  на пр мой вход включени  6 (пр мой адерсный вход 7) инверсный вход включени  5 (инверсный адресный вход 8) остаетс  в низком состо нии, рассмотрим работу формировател  в одном случае, когда сигналы высокого уровн  подаютс  на пр мой вход включени  6 и пр мой адресный вход 7.

В момент времени t (фиг. 2) на входах первом 3 и втором 4 выключени , удержани  11 и предзар да 10 ус- танавливаетс  низкий уровень напр жени  и транзисторы первый 16 и второй 24 выключени , удержани  32, первый 21 и второй 29 предзар да переход т в закрытое состо ние.

В момент времени t (фиг. 2) на пр мом адресном входе 7 устанавливаетс  высокий уровень напр жени , при этом первый 20 и третий 28 адресные транзисторы открываютс  и через тре- тий 28 адресный транзистор низкий уровень передаетс  на затвор первого 19 ключевого транзистора и он запираетс .

В момент времени t (фиг. 2) на пр мой вход включени  6 подаетс  бут- стрепный уровень напр жени  И Е,+И-,, где И,. - пороговое напр жение, а на вход подброса 9 - высокий уровень на

5 0

5 0

0

5

17

пр жени  . При этом, второй транзистор включени  25 открываетс  и втора  выходна  шина 15 зар жаетс  до высокого уровн  напр жени  Е. В то же врем  через открытый второй ключевой транзистор 27 зар жаетс  первый вывод второго управл ющего конденсатора 36 до уровн  напр жени  Е . В то же врем  через открытый второй ключевой транзистор 27 зар жаетс  первый вывод второго управл ющего конденсатора 36 до уровн  напр жени  ЕГ,. Затвор и исток второго 26 проходного транзистора зар жаютс  одновременно до уровн  Ер, поэтому он закрыт и выходной конденсатор 37 изолирован от емкости нагрузки второй выходной шины 15, что позвол ет полностью сохранить зар д выходного конденсатора 37.

В момент времени tj (фиг. 2) на пр мой вход включени  6 и вход подготовки 13 подаетс  низкий уровень напр жени , второй транзистор включени  25 закрываетс  и втора  выходна  шина 15 отключаетс  от шины питани  1, транзистор подготовки 33 закрываетс , второй входной транзистор 31, на затворе которого установлен высокий уровень напр жени , открываетс  по цепи истока и на затворе второго ключевого транзистора 27 устанавливаетс  низкое напр жение, он закрьшаетс . В этот же момент времени на бутстрепный вход 12 подаетс  уровень напр жени  U, который переда етс  через второй управл ющий конденсатор 36 на затвор второго проходного транзистора 26 и повышает его напр жение до уровн  , а также открывает бутстрепный транзистор 34, и уровень напр жени  на втором выводе выходного конденсатора 37 становитс  равным Е. Уровень напр жени  на первом выводе выходного конденсатора 37 повышаетс  до величины Uj и через открытый второй проходной транзистор 26, на затворе которого установлено напр жение И Еп+2Иг, передаетс  на вторую выходную шину 15. Нагрузка , подключенна  к второй выходной шине 15, зар жаетс  до напр жени  %.

Затвор первого проходного транзистора 18 соединен с общей шиной 2 через открытый первый адресный транзистор 20, поэтому первый проходной транзистор 18 все это врем  закрыт.

В момент времени t (фиг. ) на

бутстрепном входе 12, пр мом адресном входе 7 и входе подброса 9 устанавливаетс  низкий уровень напр жени , транзисторы бутстрепный 34, первый 20, и третий 28 адресные, второй входной 31 и второй проходной 26 закрываютс , В момент времени t

(фиг. 2) на входы предзар да 10, под-ю меньше, чем емкость на выходе извества  и втора  выходные шины полностью независимы по управлению.

При формировании сигнала выборки строки и/или столбца емкость нагрузки раздел етс  поровну на две группы, которые подключаютс  к первой и второй выходным шинам, поэтому емкость нагрузки на каждой выходной шине

готовки 13, удержани  11, первый 3 и второй 4 выкл очени  подаютс  высокие уровни напр жени . Через открытый второй транзистор выключени  24 втора  выходна  шина 15 разр жаетс . На первом выводе выходного конденсатора 37 через открытый транзистор удержани  32 устанавливаетс  высокий уровень напр жени , на второй его вьшоде через открытый транзистор под готовки 33 - низкий, на затворах ключевых транзисторов 19 и 27 через открытые транзисторы предзар да 21 и 29 - высокий уровень напр жени , а на затворах проходных транзисторов 18 и 26 через открытые ключевые транзисторы 19 и 27 - низкий уровень напр жени . Формирователь вернулс  в исходное состо ние и готов к новому циклу работы.

Дл  получени  выходного сигнала первой выходной шине 14 необходимо подать сигналы на инверсный вход включени  5 и инверсный адресный вход 8, при этом на пр мой вход, включени  6 и на пр мой адресный вход 7 должны быть поданы низкие уровни напр жени .

Дл  упрощени  схем управлени  и топологии формировател  импульсов возможно объединение входов первого 3 и второго 4 выключени , предзар да 10 и удержани  11, поскольку сиг- налы, подаваемые на эти входы совпадают (фиг. 2), при этом транзисторы удержани  32, первый 21 и второй 29 предзар да могут быть со встроенными каналами.

Расширение области применени  достигаетс  введением второй выходной шины, что позвол ет использовать формирователь без дополнительного блока селекции сигнала в случае необходимости получени  сигнала по двум выходным шинам.

Данный формирователь импульсов предпочтительнее использовать- в качестве формировател  сигнала выборки строки и/или столбца, поскольку пер

5

25

30

20

35

40

45

50

55

ного устройства, что повышает быстродействие предложенного формировател  импульсов.

Claims (1)

1. Формула изобретени  Формирователь импульсов, содержащий первьш транзистор выключени , блок которого соединен с первой выходной шиной, с истоками первого транзистора включени  и первого проходного транзистора, сток которого подключен к истоку транзистора удержани  и первому выводу выходного конденсатора , затвор первого проходного транзистора соединен с первьш выводом первого управл ющего конденсатора и истоком первого ключевого транзистора, транзистор подготовки, сток которого соединен с истоком бут- стрепного транзистора, стоки первого транзистора включени , транзистора удержани  и бутстрепного транзистора подключены к шине питани , истоки первого транзистора выключени  и транзистора подготовки подключен к общей шине, затворы первого транзистора включени , первого транзистора выключени , транзистора подготовки образуют соответственно входы инверсный включени , первый выключени  и подготовки, отличающийс  тем, что, с целыб повьш1ени  быстродействи  и области применени , в него введены втора  выходна  шина, второй транзистор включени , второй транзистор выключени , второй проходной транзистор, второй ключевой транзистор, первый и второй транзисторы предзар да, с первого по четвертый адресные транзисторы, первый и второй входные транзисторы и второй, управл ющий конденсатор, причем сток второго транзистора выключени  соеди- нен с второй выходной шиной, с истоками второго транзистора включени  и второго проходного транзистора, сток которого подключен к первому выводу выходного конденсатора, сток которого подключен к первому выводу

   и,-/

   1

   (риг.2