JP3151329B2 - データ出力回路 - Google Patents

データ出力回路

Info

Publication number
JP3151329B2
JP3151329B2 JP08086793A JP8086793A JP3151329B2 JP 3151329 B2 JP3151329 B2 JP 3151329B2 JP 08086793 A JP08086793 A JP 08086793A JP 8086793 A JP8086793 A JP 8086793A JP 3151329 B2 JP3151329 B2 JP 3151329B2
Authority
JP
Japan
Prior art keywords
channel transistor
drive signal
power supply
terminal
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08086793A
Other languages
English (en)
Other versions
JPH06296130A (ja
Inventor
石 須磨子 白
田 正 美 増
上 一 孝 野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP08086793A priority Critical patent/JP3151329B2/ja
Priority to US08/223,648 priority patent/US5488326A/en
Priority to KR1019940007219A priority patent/KR0159324B1/ko
Priority to EP94105379A priority patent/EP0619652A3/en
Publication of JPH06296130A publication Critical patent/JPH06296130A/ja
Application granted granted Critical
Publication of JP3151329B2 publication Critical patent/JP3151329B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデータ出力回路に係わ
り、特に単一の低電圧電源で駆動させるのに好適なデー
タ出力回路に関する。
【０００２】
【従来の技術】従来のデータ出力回路の構成を図７に示
す。半導体チップに内蔵された内部回路１の出力端に、
Ｐチャネルトランジスタ１１及びＮチャネルトランジス
タ１２から成る出力バッファが接続されている。内部回
路１から、この出力バッファを駆動するための駆動信号
ｄ及びｄ´が出力される。この信号ｄ及びｄ´は同位相
であって、Ｐチャネルトランジスタ１１とＮチャネルト
ランジスタ１２のゲートにそれぞれ入力される。Ｐチャ
ネルトランジスタ１１及びＮチャネルトランジスタ１２
は、電源電圧ＶDD端子と接地電圧Ｖss端子との間に直列
に接続され、それぞれのドレインには出力端子Ｄout が
共通接続されている。
【０００３】内部回路１から駆動信号ｄ及びｄ´が出力
され、Ｐチャネルトランジスタ１１及びＮチャネルトラ
ンジスタ１２のゲートにそれぞれ入力されて、いずれか
一方がオンしてハイレベル又はロウレベルの信号が出力
端子Ｄout より出力される。
【０００４】しかし、このような従来のデータ出力回路
では、電源電圧ＶDDよりも高い電圧が出力端子Ｄout に
印加されると、出力端子Ｄout からＰチャネルトランジ
スタ１１を介して電源電圧ＶDD端子へ貫通電流Ｉ1 が流
れる。
【０００５】図９に、このデータ出力回路の一部の縦断
面構造を示す。ｐ型半導体基板７１の表面にｎウエル７
２が形成され、ｎウエル７２内にｐ+ 型不純物領域から
成るソース領域７３とドレイン領域７４とが形成されて
いる。ここで、上述した貫通電流Ｉ1 は、出力端子Ｄou
t からドレイン領域７４を介してｎウエル７２へと流れ
る。
【０００６】さらに、ハイレベルの信号を出力する時
は、出力端子Ｄout をＰチャネルトランジスタ１１によ
り充電する必要がある。しかし、Ｐチャネルトランジス
タはＮチャネルトランジスタよりも電流駆動能力が小さ
いので、出力速度の低下を招く。
【０００７】図８に他の従来のデータ出力回路の構成を
示す。この回路は、図７に示された回路におけるＰチャ
ネルトランジスタ１１をＮチャネルトランジスタ２１に
置き換えたものに相当する。これに伴い、内部回路２か
らは逆相の駆動信号ｄ及び／ｄが出力されて、Ｐチャネ
ルトランジスタ２１及びＮチャネルトランジスタ１２の
ゲートにそれぞれ出力される。
【０００８】このデータ出力回路によれば、上述したよ
うな貫通電流Ｉ1 やデータ出力速度に関する問題は解決
される。
【０００９】しかし、図８に示された回路では、出力さ
れるハイレベルの信号の電圧は、最大でも、Ｎチャネル
トランジスタ２１のゲートに印加される電源電圧ＶDDか
らこのトランジスタ２１の閾値電圧を引いた電圧しか得
られない。よって、電源電圧ＶDDが３．３Ｖといった低
電圧電源を単一に用いているような場合には、不十分な
出力レベルしか得られない。
【００１０】
【発明が解決しようとする課題】このように、従来のデ
ータ出力回路は、単一の低電圧電源を用いた場合に貫通
電流が基板に流れたり、データ出力速度の低下を招いた
り、あるいは十分なハイレベルの出力が得られないとい
った問題があった。
【００１１】本発明は上記事情に鑑みてなされたもの
で、貫通電流の発生や出力速度の低下を防止し、十分な
ハイレベルの出力を得ることができるデータ出力回路を
提供することを目的とする。
【００１２】本発明のデータ出力回路は、駆動信号を出
力する内部回路と、第１の電源電圧端子に一端が接続さ
れ、外部出力端子に他端が接続され、ゲートに前記駆動
信号を入力される第１のＮチャネルトランジスタと、前
記外部出力端子に一端が接続され、第２の電源電圧端子
に他端が接続され、前記駆動信号が反転された反転駆動
信号をゲートに入力される第２のＮチャネルトランジス
タと、前記第１の電源電圧端子に一端が接続され、ゲー
トに前記反転駆動信号を入力されるＰチャネルトランジ
スタと、前記Ｐチャネルトランジスタの他端に一端が接
続され、前記外部出力端子に他端が接続され、第１の電
源電圧端子にゲートが接続され第３のＮチャネルトラン
ジスタとを備え、前記第３のＮチャネルトランジスタの
閾値電圧は、前記第１及び第２のＮチャネルトランジス
タの閾値電圧よりも低く、前記駆動信号がハイレベルに
なると前記第１のＮチャネルトランジスタ及びＰチャネ
ルトランジスタがオンし前記第２のＮチャネルトランジ
スタがオフし、前記第３のＮチャネルトランジスタはオ
ン状態にあり、これにより、前記Ｐチャネルトランジス
タ及び前記第３のＮチャネルトランジスタによって前記
外部出力端子の電圧が上昇し、第１の電源電圧端子から
供給されたハイレベルの電圧が前記第１のＮチャネルト
ランジスタを介して前記外部出力端子から出力されるこ
とを特徴としている。ここで、第３のＮチャネルトラン
ジスタは、ゲートが第１の電源電圧端子に接続されてい
る替わりに、駆動信号を入力されてもよい。
【００１３】
【作用】ハイレベルの駆動信号が内部回路から出力さ
れ、外部出力端子からハイレベルの信号が出力されると
きは、第１の電源電圧端子から出力されたハイレベルの
電圧がＰチャネルトランジスタ及び第３のＮチャネルト
ランジスタを介して外部出力端子に供給される。このた
め、外部出力端子に第１の電源電圧端子の電圧よりも高
い電圧が印加されたとしても、第３のＮチャネルトラン
ジスタが第１の電源電圧端子と外部出力端子との間に存
在することにより、外部出力端子から第１の電源電圧端
子へ電流が流れ込むことが防止される。また、第３のＮ
チャネルトランジスタの閾値電圧は、他の第１、第２の
Ｎチャネルトランジスタの閾値電圧よりも低く設定され
ているので、ハイレベルの信号を出力する時にもハイレ
ベルとして十分な高さのレベルを確保することができ
る。さらに、ハイレベルの信号を出力する時に、外部出
力端子を充電するのはＰチャネルトランジスタよりも電
流駆動能力が高い第３のＮチャネルトランジスタである
ため、高速度で充電することが可能であり、出力速度の
低下が防止される。
【００１４】
【実施例】以下、本発明と関連する参考例、及び本発明
の実施例について図面を参照して説明する。先ず、第１
の参考例としてのデータ出力回路の構成を図１に示す。
内部回路１の出力側に、Ｐチャネルトランジスタ３１と
Ｎチャネルトランジスタ３２及び３３から成る出力バッ
ファが設けられている。Ｐチャネルトランジスタ３１と
Ｎチャネルトランジスタ３２が、電源電圧ＶDD端子と接
地電圧Ｖss端子との間に直列に接続されており、それぞ
れのゲートには内部回路１より同相の駆動信号ｄ及びｄ
´が印加される。
【００１５】Ｐチャネルトランジスタ３１及びＮチャネ
ルトランジスタ３２のドレインには、Ｎチャネルトラン
ジスタ３３の一端が接続され、他端が出力端子Ｄout に
接続されている。
【００１６】ここで、Ｎチャネルトランジスタ３３のゲ
ートには電源電圧ＶDDが印加されており、この閾値電圧
はＮチャネルトランジスタ３２の閾値電圧よりも低く設
定されている。
【００１７】内部回路１から出力される駆動信号ｄ及び
ｄ´が、ハイレベルからロウレベルへと変化すると、Ｎ
チャネルトランジスタ３２がオンからオフ状態へと切り
替わり、Ｐチャネルトランジスタ３１はオフからオン状
態へ切り替わる。また、Ｎチャネルトランジスタ３３
は、ノーマリオンの状態にある。これにより、ハイレベ
ルの信号が、電源電圧ＶDD端子からＰチャネルトランジ
スタ３１とＮチャネルトランジスタ３３とを介して出力
端子Ｄout が充電されることで出力される。ここで、Ｎ
チャネルトランジスタ３３の閾値電圧は低く設定されて
いるため、電源電圧が３．３Ｖと低い場合にも十分なレ
ベルが得られる。
【００１８】また、Ｐチャネルトランジスタ３１のドレ
インがＮチャネルトランジスタ３３を介して出力端子Ｄ
out に接続されている。このため、出力端子Ｄout に電
源電圧ＶDDより高い電圧が印加されても、出力端子Ｄou
t から電源電圧ＶDDへ電流が流れたり、あるいは出力端
子Ｄout からＰチャネルトランジスタ３１のドレイン領
域を介して半導体基板へ電流が流れることが防止され
る。
【００１９】図２に、第２の参考例によるデータ出力回
路の構成を示す。この回路では、電源電圧ＶDD端子と接
地電圧Ｖss端子との間に、Ｐチャネルトランジスタ４
４、Ｎチャネルトランジスタ４１及びＮチャネルトラン
ジスタ４２が直列に接続されている。Ｎチャネルトラン
ジスタ４１及び４２のゲートに、内部回路２より逆相の
駆動信号ｄ及び／ｄが入力される。Ｐチャネルトランジ
スタ４４のゲートには、駆動信号ｄがインバータ４３に
より反転されてノードａを介して印加される。ここで、
Ｎチャネルトランジスタ４１の閾値電圧は、Ｎチャネル
トランジスタ４２の閾値電圧よりも低く設定されてい
る。
【００２０】ハイレベルの信号の出力は、駆動信号ｄが
ハイレベルであり、インバータ４３によりこの駆動信号
ｄが反転されたロウレベルの信号がノードａに出力され
た時に、Ｐチャネルトランジスタ４４とＮチャネルトラ
ンジスタ４１がオンすることで行われる。この場合に、
Ｎチャネルトランジスタ４１の閾値電圧は低く設定され
ているので、出力端子Ｄout からは十分なハイレベルの
信号が出力される。
【００２１】ところで、上述した第１の参考例では、ハ
イレベルの出力はＰチャネルトランジスタ３１とＮチャ
ネルトランジスタ３３を介して出力端子Ｄout が充電さ
れることで行われる。ロウレベルの出力は、Ｎチャネル
トランジスタ３３とＰチャネルトランジスタ３２とを介
して出力端子Ｄout が放電されることで行われる。この
ように、いずれのデータを出力するためにも充放電が必
要である。
【００２２】これに対し、第２の参考例ではロウレベル
の信号を出力する場合、出力端子Ｄout をＮチャネルト
ランジスタ４２のみを介して放電すればよく高速化され
る。
【００２３】本発明の第１の実施例について、図３を参
照して説明する。電源電圧ＶDD端子と接地電圧Ｖss端子
との間にＮチャネルトランジスタ５１及び５２が直列に
接続され、それぞれのゲートには内部回路２から出力さ
れる駆動信号ｄ及び／ｄが入力される。電源電圧ＶDD端
子と出力端子Ｄout との間に、Ｐチャネルトランジスタ
５３及びＮチャネルトランジスタ５４が直列に接続され
ている。Ｐチャネルトランジスタ５３のゲートには、駆
動信号ｄがインバータ５５で反転されてノードａを介し
て入力され、Ｎチャネルトランジスタ５４のゲートには
電源電圧ＶDDが入力される。
【００２４】ハイレベルの信号が出力される時は、ハイ
レベルの駆動信号ｄによりＮチャネルトランジスタ５１
がオンし、出力端子Ｄout が充電される。Ｎチャネルト
ランジスタ５１のみの充電によるハイレベルの信号は、
最大で電源電圧ＶDDからＮチャネルトランジスタ５１の
閾値電圧を引いたレベルとなる。しかし、この実施例で
はＰチャネルトランジスタ５３がロウレベルの信号をゲ
ートに入力されてオンし、このトランジスタ５３とノー
マリオン状態のＮチャネルトランジスタ５４とを介して
出力端子Ｄout を充電する。そして、Ｎチャネルトラン
ジスタ５４は閾値電圧が低く設定されているため、出力
端子Ｄout からは十分なレベルを持つハイレベルの信号
が出力される。またＰチャネルトランジスタより電流駆
動能力の大きいＮチャネルトランジタ５１を介しての充
電によりハイレベル出力が高速化される。
【００２５】ここで、この時の駆動信号ｄ及び／ｄの出
力波形と、Ｐチャネルトランジスタ５３のゲートに入力
されるノードａの電位のタイミング波形とを、図４
（ａ）に示す。ここでは、駆動信号ｄはロウレベルから
ハイレベルへと変化し、駆動信号／ｄはハイレベルから
ロウレベルへ変化している。ノードａの電位は、駆動信
号ｄよりも所定時間遅延された状態で反転する。
【００２６】次に、駆動信号ｄがハイレベルからロウレ
ベルへ変化し、駆動信号／ｄがロウレベルからハイレベ
ルへと変化する時の出力波形を図４（ｂ）に示す。駆動
信号ｄがロウレベルになりＮチャネルトランジスタ５１
がオフした後、ノードａの電位がハイレベルになり、Ｐ
チャネルトランジスタ５３がオフする前に、Ｎチャネル
トランジスタ５２がオンすることになる。これにより、
図４（ｂ）において図示された期間ｔ1 に渡って、電源
電圧ＶDD端子からＰチャネルトランジスタ５３、Ｎチャ
ネルトランジスタ５４及び５２を介して貫通電流Ｉ3 が
流れる。このような事態を防止するためには、図４
（ｃ）に示されたように、ノードａの電位がハイレベル
に上がった後に、駆動信号／ｄがハイレベルになるよう
にタイミングマージンを設定する必要がある。しかし、
このように設定するためには回路ディメンジョン等の設
定が困難になる上に、データ出力の速度が遅延すること
になる。
【００２７】図５に示された第２の実施例では、上記第
１の実施例において発生していた貫通電流を防止するこ
とができる。本実施例では、第１の実施例におけるＮチ
ャネルトランジスタ５４の替わりに、ゲートに駆動信号
ｄを入力されるＮチャネルトランジスタ６１を設けた点
に特徴がある。
【００２８】第２の実施例における駆動波形を図６
（ａ）及び（ｂ）に図示する。図６（ａ）のように、駆
動信号ｄがロウレベルで駆動信号／ｄがハイレベルのと
きは、ノードａの電位はハイレベルである。Ｎチャネル
トランジスタ５１及び６１とＰチャネルトランジスタ５
３はオフし、Ｎチャネルトランジスタ５２はオンして出
力端子Ｄout からはロウレベルの信号が出力される。
【００２９】駆動信号ｄがハイレベルに、駆動信号／ｄ
がロウレベルに、ノードａの電位がその後ロウレベルに
変化すると、Ｎチャネルトランジスタ５２がオフし、他
のトランジスタは全てオンしてハイレベルの信号が出力
される。ここで、Ｎチャネルトランジスタ６１は、第１
の実施例におけるＮチャネルトランジスタ５４と同様
に、閾値電圧が他のＮチャネルトランジスタよりも低く
設定されているため、十分なハイレベルの信号が出力さ
れる。
【００３０】次に、図６（ｂ）のように駆動信号ｄがハ
イレベルからロウレベルに変化し、駆動信号／ｄがロウ
レベルからハイレベルに変化すると、その後ノードａの
電位がロウレベルからハイレベルへ変化する。Ｎチャネ
ルトランジスタ５１及び６１とＰチャネルトランジスタ
５３がオフし、Ｎチャネルトランジスタ５２がオンし、
出力端子Ｄout からはロウレベルの信号が出力される。
この時、Ｎチャネルトランジスタ５２がオンするより
も、Ｎチャネルトランジスタ６１が先にオフすること
で、電源電圧ＶDD端子からトランジスタ５３、６１及び
５２を介して接地電圧Ｖss端子へ貫通電流が流れるのが
防止される。よって、本実施例では第１の実施例と異な
り、ノードａの電位がロウレベルからハイレベルへ変化
した後に駆動信号／ｄがロウレベルからハイレベルへ変
化するように信号のタイミングを設定する必要はない。
このため、回路ディメンジョン等の設定は容易でデータ
出力を高速化することができる。
【００３１】上述した第１、第２の実施例は一例であ
り、図３、図５にそれぞれ示された回路に限定されるこ
となく、本発明は種々の変形が可能である。例えば、駆
動信号を出力する内部回路は、実施例のように相補的な
二つの信号を共に出力するものである必要はなく、一つ
の駆動信号のみを出力し他の手段で反転させてもよい。
【００３２】
【発明の効果】以上説明したように、本発明のデータ出
力回路は、外部出力端子からハイレベルの信号が出力さ
れるときは、第１の電源電圧端子から出力された電圧が
Ｐチャネルトランジスタ及び第３のＮチャネルトランジ
スタを介して外部出力端子に供給されるため、外部出力
端子に第１の電源電圧端子の電圧よりも高い電圧が印加
された場合にも、第３のＮチャネルトランジスタが第１
の電源電圧端子と外部出力端子との間に存在することに
より、外部出力端子から第１の電源電圧端子へ電流が流
れ込むことが防止される。また、この第３のＮチャネル
トランジスタの閾値電圧は、他の第１、第２のＮチャネ
ルトランジスタの閾値電圧よりも低く設定されているの
で、ハイレベルの信号を出力する時にも十分な高さのレ
ベルを確保することができる。さらに、ハイレベルの信
号を出力する時に、外部出力端子を充電するのはＰチャ
ネルトランジスタよりも電流駆動能力が高い第３のＮチ
ャネルトランジスタであるため、高速度で充電すること
が可能であり、出力速度の低下が防止される。
【図面の簡単な説明】
【図１】本発明と関連する第１の参考例によるデータ出
力回路の構成を示した回路図。
【図２】本発明と関連する第２の参考例によるデータ出
力回路の構成を示した回路図。
【図３】本発明の第１の実施例によるデータ出力回路の
構成を示した回路図。
【図４】同実施例における駆動信号の波形を示したタイ
ムチャート。
【図５】本発明の第２の実施例によるデータ出力回路の
構成を示した回路図。
【図６】同実施例における駆動信号の波形を示したタイ
ムチャート。
【図７】従来のデータ出力回路の構成を示した回路図。
【図８】他の従来のデータ出力回路の構成を示した回路
図。
【図９】図７に示されたデータ出力回路の素子構造を示
した縦断面図。
【符号の説明】
１，２ 内部回路 ３１，４４，５３ Ｐチャネルトランジスタ ３２，３３，４１，４２，５１，５２，５４，６１ Ｎ
チャネルトランジスタ ４３，５５ インバータ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野 上 一 孝 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 多摩川工場内 (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 19/0175

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】駆動信号を出力する内部回路と、 第１の電源電圧端子に一端が接続され、外部出力端子に
    他端が接続され、ゲートに前記駆動信号を入力される第
    １のＮチャネルトランジスタと、 前記外部出力端子に一端が接続され、第２の電源電圧端
    子に他端が接続され、前記駆動信号が反転された反転駆
    動信号をゲートに入力される第２のＮチャネルトランジ
    スタと、 前記第１の電源電圧端子に一端が接続され、ゲートに前
    記反転駆動信号を入力されるＰチャネルトランジスタ
    と、 前記Ｐチャネルトランジスタの他端に一端が接続され、
    前記外部出力端子に他端が接続され、第１の電源電圧端
    子にゲートが接続され第３のＮチャネルトランジスタと
    を備え、 前記第３のＮチャネルトランジスタの閾値電圧は、前記
    第１及び第２のＮチャネルトランジスタの閾値電圧より
    も低く、前記駆動信号がハイレベルになると前記第１の
    Ｎチャネルトランジスタ及びＰチャネルトランジスタが
    オンし前記第２のＮチャネルトランジスタがオフし、前
    記第３のＮチャネルトランジスタはオン状態にあり、こ
    れにより、前記Ｐチャネルトランジスタ及び前記第３の
    Ｎチャネルトランジスタによって前記外部出力端子の電
    圧が上昇し、第１の電源電圧端子から供給されたハイレ
    ベルの電圧が前記第１のＮチャネルトランジスタを介し
    て前記外部出力端子から出力されることを特徴とするデ
    ータ出力回路。
  2. 【請求項２】駆動信号を出力する内部回路と、 第１の電源電圧端子に一端が接続され、外部出力端子に
    他端が接続され、ゲートに前記駆動信号を入力される第
    １のＮチャネルトランジスタと、 前記外部出力端子に一端が接続され、第２の電源電圧端
    子に他端が接続され、前記駆動信号が反転された反転駆
    動信号をゲートに入力される第２のＮチャネルトランジ
    スタと、 前記第１の電源電圧端子に一端が接続され、ゲートに前
    記反転駆動信号を入力されるＰチャネルトランジスタ
    と、 前記Ｐチャネルトランジスタの他端に一端が接続され、
    前記外部出力端子に他端が接続され、ゲートに前記駆動
    信号を入力される第３のＮチャネルトランジスタとを備
    え、 前記第３のＮチャネルトランジスタの閾値電圧は、前記
    第１及び第２のＮチャネルトランジスタの閾値電圧より
    も低く、前記駆動信号がハイレベルになると前記第１及
    び第３のＮチャネルトランジスタ及びＰチャネルトラン
    ジスタがオンし前記第２のＮチャネルトランジスタがオ
    フし、これにより、前記Ｐチャネルトランジスタ及び前
    記第３のＮチャネルトランジスタによって前記外部出力
    端子の電圧が上昇し、第１の電源電圧端子から供給され
    たハイレベルの電圧が前記第１のＮチャネルトランジス
    タを介して前記外部出力端子から出力されることを特徴
    とするデータ出力回路。
JP08086793A 1993-04-07 1993-04-07 データ出力回路 Expired - Fee Related JP3151329B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP08086793A JP3151329B2 (ja) 1993-04-07 1993-04-07 データ出力回路
US08/223,648 US5488326A (en) 1993-04-07 1994-04-06 Data output circuit for semiconductor integrated circuit device which prevents current flow from the output to supply voltage
KR1019940007219A KR0159324B1 (ko) 1993-04-07 1994-04-07 데이터 출력회로
EP94105379A EP0619652A3 (en) 1993-04-07 1994-04-07 Data output circuit.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08086793A JP3151329B2 (ja) 1993-04-07 1993-04-07 データ出力回路

Publications (2)

Publication Number Publication Date
JPH06296130A JPH06296130A (ja) 1994-10-21
JP3151329B2 true JP3151329B2 (ja) 2001-04-03

Family

ID=13730300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08086793A Expired - Fee Related JP3151329B2 (ja) 1993-04-07 1993-04-07 データ出力回路

Country Status (4)

Country Link
US (1) US5488326A (ja)
EP (1) EP0619652A3 (ja)
JP (1) JP3151329B2 (ja)
KR (1) KR0159324B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148986A (ja) * 1994-11-21 1996-06-07 Mitsubishi Electric Corp 出力バッファ回路
US5546019A (en) * 1995-08-24 1996-08-13 Taiwan Semiconductor Manufacture Company CMOS I/O circuit with 3.3 volt output and tolerance of 5 volt input
JPH09205356A (ja) * 1996-01-29 1997-08-05 Fujitsu Ltd 出力回路
US6118302A (en) 1996-05-28 2000-09-12 Altera Corporation Interface for low-voltage semiconductor devices
US6255850B1 (en) 1997-10-28 2001-07-03 Altera Corporation Integrated circuit with both clamp protection and high impedance protection from input overshoot
US6265926B1 (en) 1998-05-27 2001-07-24 Altera Corporation Programmable PCI overvoltage input clamp
JP2006025071A (ja) * 2004-07-07 2006-01-26 Mitsubishi Electric Corp 駆動回路
KR100930414B1 (ko) 2008-05-08 2009-12-08 주식회사 하이닉스반도체 데이터 출력 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3072118D1 (en) * 1979-12-26 1988-09-22 Toshiba Kk A driver circuit for charge coupled device
JPS5891680A (ja) * 1981-11-26 1983-05-31 Fujitsu Ltd 半導体装置
JPS5952497A (ja) * 1982-09-17 1984-03-27 Nec Corp デコ−ダ回路
US4565932A (en) * 1983-12-29 1986-01-21 Motorola, Inc. High voltage circuit for use in programming memory circuits (EEPROMs)
JPS6238615A (ja) * 1985-08-14 1987-02-19 Fujitsu Ltd 半導体回路
JPS6376472A (ja) * 1986-09-19 1988-04-06 Fujitsu Ltd トランスフアゲ−ト回路
DE3729926A1 (de) * 1987-09-07 1989-03-23 Siemens Ag Cmos-ausgangsstufe
JPH0716158B2 (ja) * 1988-05-13 1995-02-22 日本電気株式会社 出力回路およびそれを用いた論理回路
JP2566064B2 (ja) * 1991-01-17 1996-12-25 株式会社東芝 入出力バッファ回路
JPH04332160A (ja) * 1991-05-02 1992-11-19 Nec Corp 出力バッファ
US5296801A (en) * 1991-07-29 1994-03-22 Kabushiki Kaisha Toshiba Bias voltage generating circuit
US5274276A (en) * 1992-06-26 1993-12-28 Micron Technology, Inc. Output driver circuit comprising a programmable circuit for determining the potential at the output node and the method of implementing the circuit
US5389842A (en) * 1992-08-10 1995-02-14 Nippon Steel Semiconductor Corporation Latch-up immune CMOS output driver

Also Published As

Publication number Publication date
EP0619652A3 (en) 1995-07-12
US5488326A (en) 1996-01-30
EP0619652A2 (en) 1994-10-12
KR940025178A (ko) 1994-11-19
JPH06296130A (ja) 1994-10-21
KR0159324B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US4874971A (en) Edge-sensitive dynamic switch
EP0360525B1 (en) Output buffer circuit having a level conversion function
US4628218A (en) Driving circuit suppressing peak value of charging current from power supply to capacitive load
JP3151329B2 (ja) データ出力回路
US4472645A (en) Clock circuit for generating non-overlapping pulses
US6204721B1 (en) Method and apparatus for switching a well potential in response to an output voltage
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
JP2527050B2 (ja) 半導体メモリ用センスアンプ回路
US4760281A (en) Clock signal generating circuit
EP0109004B1 (en) Low power clock generator
JP3402947B2 (ja) アドレスデコーダ
JPH0546113A (ja) 半導体集積回路
JPS61198813A (ja) クロツクジエネレ−タ回路
JP3227966B2 (ja) ブートストラップ回路
JP2765330B2 (ja) 出力回路
JPH0677805A (ja) 出力バッファ回路
JP2672023B2 (ja) 基板電圧発生回路
JP3170923B2 (ja) 半導体集積回路
JP2785576B2 (ja) レベル変換回路
JPH05325590A (ja) 電荷結合素子
JPH0254690B2 (ja)
JPH04357712A (ja) Ｃｍｏｓ出力バッファ回路
JPH0443446B2 (ja)
JPH0964197A (ja) バッファ回路
JPH0690159A (ja) 出力バッファ回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees