JP2006025071A - 駆動回路 - Google Patents
駆動回路 Download PDFInfo
- Publication number
- JP2006025071A JP2006025071A JP2004200127A JP2004200127A JP2006025071A JP 2006025071 A JP2006025071 A JP 2006025071A JP 2004200127 A JP2004200127 A JP 2004200127A JP 2004200127 A JP2004200127 A JP 2004200127A JP 2006025071 A JP2006025071 A JP 2006025071A
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- drive circuit
- igbt
- gate
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】 駆動回路が、電源電位にドレインが接続された第1のNチャネルMOSと、接地電位にソースが接続された第2のNチャネルMOSと、第1のNチャネルMOSのソースと第2のNチャネルMOSのドレインとに接続された出力部と、第1のNチャネルMOSのゲートと第2のNチャネルMOSのゲートとに接続された入力部とを有し、第1のNチャネルMOSと第2のNチャネルMOSとが交互にオン状態になるCMOSを有する駆動回路が、出力部に接続されたトランジスタのゲート電圧を制御する。電源電位と出力部との間に、第1のNチャネルMOSがオン状態になった場合に、オン状態となる素子を備える。
【選択図】図1
Description
MOS1およびMOS2は交互にオン状態となり、これに伴ってIGBTのゲートは、VccまたはGNDに接続され、IGBTがスイッチングする(例えば、特許文献1、2参照。)。
図1(a)は、本実施の形態1にかかるIGBT駆動回路100の回路図であり、(b)はIGBTのゲート電圧の変化を示す。
駆動回路に用いられるCMOSは、例えば、接地電位(GND)と電源電位(Vcc)との間に直列に接続された2つのNチャネルMOS1、NチャネルMOS2からなる。かかるCMOSでは、MOS1のドレインはVccに、MOS1のソースはMOS2のドレインに、MOS2のソースはGNDに、それぞれ接続されている。また、MOS1のソース(およびMOS2のドレイン)は出力部として、IGBTのゲートに接続されている。
図1(b)からわかるように、VINに信号が入力されると、NチャネルMOS1がオン状態、NチャネルMOS2がオフ状態になり、VG−GNDが、従来構造と同じ(Vcc−Vth)まで上昇する。駆動回路100では、更に、PチャネルMOSが同時にオン状態となるため、PチャネルMOSを介して出力部がVccに接続され、IGBTのゲート電圧は、ほぼ電源電位Vccまで上昇する。この結果、IGBTのVCE(sat)を小さくし、スイッチング損失を低減することができる。
図2(a)は、本実施の形態2にかかるIGBT駆動回路200の回路図であり、(b)はIGBTのゲート電圧の変化を示す。
本実施の形態2では、上述の実施の形態1で用いたPチャネルMOSに代えて、PNPバイポーラトランジスタが用いられる。
上述の実施の形態1の場合と同様に、NチャネルMOS1と同時にPNPバイポーラトランジスタがオン状態となるため、IGBTのゲート電圧は、ほぼ電源電位Vccまで上昇し、この結果、IGBTのVCE(sat)が小さくなり、スイッチング損失を低減することができる。
図3(a)は、本実施の形態3にかかるIGBT駆動回路300の回路図であり、(b)はIGBTのゲート電圧の変化を示す。
本実施の形態3では、上述の実施の形態1で用いたPチャネルMOSに代えて、NチャネルMOS3が用いられる。ここで、NチャネルMOS3は、その閾値電圧Vth2の絶対値が、NチャネルMOS1の閾値電圧Vth1の絶対値より小さくなるように設計されている。NチャネルMOS3の閾値電圧Vth2の絶対値は、小さい方が好ましい。
上述の実施の形態1の場合と同様に、NチャネルMOS1と同時にNチャネルMOS3がオン状態となるため、IGBTのゲート電圧は、Vcc−Vth2まで上昇し、この結果、IGBTのVCE(sat)を小さくし、スイッチング損失を低減することができる。
図4(a)は、本実施の形態4にかかるIGBT駆動回路400の回路図であり、(b)はIGBTのゲート電圧の変化を示す。
本実施の形態4では、上述の実施の形態1で用いたPチャネルMOSに代えて、NPNバイポーラトランジスタが用いられる。ここで、NPNバイポーラトランジスタは、そのベース電圧VBE(点Aと点Bとの間の電圧)の絶対値が、NチャネルMOS1の閾値電圧Vth1の絶対値より小さくなるように設計されている。NPNバイポーラトランジスタは、そのベース電圧VBEの絶対値は、小さい方が好ましい。
上述の実施の形態1の場合と同様に、NチャネルMOS1と同時にNPNバイポーラトランジスタがオン状態となるため、IGBTのゲート電圧は、(Vcc−VBE)まで上昇し、この結果、IGBTのVCE(sat)を小さくし、スイッチング損失を低減することができる。
図5(a)は、本実施の形態5にかかるIGBT駆動回路500の回路図であり、(b)はIGBTのゲート電圧の変化を示す。
本実施の形態5では、上述の実施の形態1で用いたPチャネルMOSに代えて、抵抗が用いられる。
上述の実施の形態1の場合と同様に、NチャネルMOS1がオン状態となると、抵抗にも電流が流れるため、IGBTのゲート電圧は、Vcc近傍まで上昇し、この結果、IGBTのVCE(sat)を小さくし、スイッチング損失を低減することができる。
Claims (6)
- 電源電位にドレインが接続された第1のNチャネルMOSと、接地電位にソースが接続された第2のNチャネルMOSと、該第1のNチャネルMOSのソースと該第2のNチャネルMOSのドレインとに接続された出力部と、該第1のNチャネルMOSのゲートと該第2のNチャネルMOSのゲートとに接続された入力部とを有し、該第1のNチャネルMOSと該第2のNチャネルMOSとが交互にオン状態になるCMOSで、該出力部に接続されたトランジスタのゲート電圧を制御する駆動回路であって、
該電源電位と該出力部との間に、該第1のNチャネルMOSがオン状態になった場合に、オン状態となる素子を備えたことを特徴とする駆動回路。 - 上記素子が、上記電源電位にソースが接続され、上記出力部にドレインが接続されたPチャネルMOSからなることを特徴とする請求項1に記載の駆動回路。
- 上記素子が、上記電源電位にエミッタが接続され、上記出力部にコレクタが接続されたPNPトランジスタからなることを特徴とする請求項1に記載の駆動回路。
- 上記素子が、上記電源電位にドレインが接続され、上記出力部にソースが接続されたNチャネルMOSであって、上記第1のNチャネルMOSの閾値電圧の絶対値より、その閾値電圧の絶対値が小さなNチャネルMOSからなることを特徴とする請求項1に記載の駆動回路。
- 上記素子が、上記電源電圧にコレクタが接続され、上記出力部にエミッタが接続されたNPNトランジスタであって、上記第1のNチャネルMOSの閾値電圧の絶対値より、そのベース電圧の絶対値が小さなNPNトランジスタからなることを特徴とする請求項1に記載の駆動回路。
- 上記素子が、上記電源電圧と上記出力部との間に接続された抵抗からなることを特徴とする請求項1に記載の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004200127A JP2006025071A (ja) | 2004-07-07 | 2004-07-07 | 駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004200127A JP2006025071A (ja) | 2004-07-07 | 2004-07-07 | 駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006025071A true JP2006025071A (ja) | 2006-01-26 |
Family
ID=35798046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004200127A Pending JP2006025071A (ja) | 2004-07-07 | 2004-07-07 | 駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006025071A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015208111A (ja) * | 2014-04-21 | 2015-11-19 | ニチコン株式会社 | ゲート駆動回路 |
US9203399B2 (en) | 2011-11-24 | 2015-12-01 | Denso Corporation | Drive circuit for switching element |
US9373570B2 (en) | 2013-05-23 | 2016-06-21 | Denso Corporation | Semiconductor module and driving device for switching element |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6238615A (ja) * | 1985-08-14 | 1987-02-19 | Fujitsu Ltd | 半導体回路 |
JPH06296130A (ja) * | 1993-04-07 | 1994-10-21 | Toshiba Corp | データ出力回路 |
-
2004
- 2004-07-07 JP JP2004200127A patent/JP2006025071A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6238615A (ja) * | 1985-08-14 | 1987-02-19 | Fujitsu Ltd | 半導体回路 |
JPH06296130A (ja) * | 1993-04-07 | 1994-10-21 | Toshiba Corp | データ出力回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9203399B2 (en) | 2011-11-24 | 2015-12-01 | Denso Corporation | Drive circuit for switching element |
US9373570B2 (en) | 2013-05-23 | 2016-06-21 | Denso Corporation | Semiconductor module and driving device for switching element |
JP2015208111A (ja) * | 2014-04-21 | 2015-11-19 | ニチコン株式会社 | ゲート駆動回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4935294B2 (ja) | 絶縁ゲート型デバイスの駆動回路 | |
JP5341781B2 (ja) | 電力供給制御回路 | |
JP2008147755A (ja) | 駆動回路及びこれを用いた半導体装置 | |
JP2008258939A (ja) | 多チャンネル半導体集積回路 | |
US7724069B1 (en) | Analog switch for operation outside power rails with low supply current | |
JP4958434B2 (ja) | 電圧選択回路 | |
JP2006074228A5 (ja) | ||
JP2008211707A (ja) | 入力回路 | |
JP4494083B2 (ja) | スイッチング制御回路 | |
JP2012147084A (ja) | 出力回路 | |
JP2010028522A (ja) | 半導体装置 | |
JP2006025071A (ja) | 駆動回路 | |
JP2020088546A (ja) | ハイサイド駆動回路 | |
JP2004072829A5 (ja) | ||
JP2008099426A (ja) | スイッチ回路 | |
US20210067156A1 (en) | Gate driver circuitry | |
JP2008219664A (ja) | スイッチング回路 | |
JP2006271032A (ja) | 半導体集積回路及びチャージポンプ回路 | |
JP2008072197A (ja) | 半導体集積回路装置 | |
JP2010021818A (ja) | 多機能ドライバ回路 | |
JP2004120373A5 (ja) | ||
JP2006025085A (ja) | Cmos駆動回路 | |
US7042279B2 (en) | Reference voltage generating circuit | |
SE0201859D0 (sv) | An arrangement in a pulse amplifier | |
JP4980652B2 (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100518 |