JP2785576B2 - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JP2785576B2 JP2785576B2 JP4088488A JP8848892A JP2785576B2 JP 2785576 B2 JP2785576 B2 JP 2785576B2 JP 4088488 A JP4088488 A JP 4088488A JP 8848892 A JP8848892 A JP 8848892A JP 2785576 B2 JP2785576 B2 JP 2785576B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- node
- channel mos
- polarity
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、レベル変換回路に関
し、小振幅（０．８〜１Ｖ）の高速相補信号をＣＭＯＳ
の論理レベルに変換する為のレベル変換回路に関する。
し、小振幅（０．８〜１Ｖ）の高速相補信号をＣＭＯＳ
の論理レベルに変換する為のレベル変換回路に関する。
【０００２】
【従来の技術】図５は、従来のレベル変換回路であり、
振幅０．８Ｖ（振幅の中心電圧：１．３Ｖ程度）程度の
相補信号を受けてＣＭＯＳの論理レベルに変換するもの
である。この従来のレベル変換回路は、第一の入力５１
（ノードａ）を第一のＰチャンネルＭＯＳトランジスタ
５２のゲート電極と第一のＮチャンネルＭＯＳトランジ
スタ５３のソース電極に接続し、第二の入力５４（ノー
ドｂ）を第二のＰチャンネルＭＯＳトランジスタ５５の
ゲート電極と第二のＮチャネルＭＯＳトランジスタ５６
のソース電極に接続し、第一のＰチャネルＭＯＳトラン
ジスタ５２のドレイン電極を第二のＮチャンネルＭＯＳ
トランジスタ５６のゲート電極とドレイン電極及び第一
のＮチャンネルＭＯＳトランジスタ５３のゲート電極に
接続し（ノードｄ）、第二のＰチャンネルＭＯＳトラン
ジスタ５５のドレイン電極を第一のＮチャンネルＭＯＳ
トランジスタ５３のドレイン電極に接続し（ノード
ｃ）、ＣＭＯＳインバータ回路５７の入力を第二のＰチ
ャンネルＭＯＳトランジスタのドレイン電極と第一のＮ
チャンネルＭＯＳトランジスタのドレイン電極に接続
し、ＣＭＯＳインバータ回路５７の出力を出力５８に接
続し、第一・第二のＰチャンネルＭＯＳトランジスタ５
２・５５のソース電極を正電源端子５９（電源電圧：Ｖ
ＤＤ）に接続した構成のシングルエンドレベル変換回路
を２つ用いて、第一のシングルエンドレベル変換回路６
０の第一の入力５と第二のシングルエンドレベル変換回
路７０の第二の入力６４を第一の入力端子７１に接続
し、第一のシングルエンドレベル変換回路６０の第二の
入力５４と第二のシングルエンドレベル変換回路７０の
第一の入力６１を第二の入力端子７２に接続し、第一の
シングルエンドレベル変換回路６０の出力５８を第一の
出力端子７３（ノードｆ）に接続し、第二のシングルエ
ンドレベル変換回路７０の出力６８を第二の出力端子７
４（ノードｅ）に接続した構成で、第一・第二のＰチャ
ンネルＭＯＳトランジスタ、第一・第二のＮチャンネル
ＭＯＳトランジスタは、第一・第二の入力の電圧がそれ
ぞれ１．３Ｖ程度の時、ノードｃ・ｄがＶＤＤ／２程度
になるようにトランジスタサイズが設定され、インバー
タ回路のスレッシュホールド電圧はＶＤＤ／２程度に設
定される。
振幅０．８Ｖ（振幅の中心電圧：１．３Ｖ程度）程度の
相補信号を受けてＣＭＯＳの論理レベルに変換するもの
である。この従来のレベル変換回路は、第一の入力５１
（ノードａ）を第一のＰチャンネルＭＯＳトランジスタ
５２のゲート電極と第一のＮチャンネルＭＯＳトランジ
スタ５３のソース電極に接続し、第二の入力５４（ノー
ドｂ）を第二のＰチャンネルＭＯＳトランジスタ５５の
ゲート電極と第二のＮチャネルＭＯＳトランジスタ５６
のソース電極に接続し、第一のＰチャネルＭＯＳトラン
ジスタ５２のドレイン電極を第二のＮチャンネルＭＯＳ
トランジスタ５６のゲート電極とドレイン電極及び第一
のＮチャンネルＭＯＳトランジスタ５３のゲート電極に
接続し（ノードｄ）、第二のＰチャンネルＭＯＳトラン
ジスタ５５のドレイン電極を第一のＮチャンネルＭＯＳ
トランジスタ５３のドレイン電極に接続し（ノード
ｃ）、ＣＭＯＳインバータ回路５７の入力を第二のＰチ
ャンネルＭＯＳトランジスタのドレイン電極と第一のＮ
チャンネルＭＯＳトランジスタのドレイン電極に接続
し、ＣＭＯＳインバータ回路５７の出力を出力５８に接
続し、第一・第二のＰチャンネルＭＯＳトランジスタ５
２・５５のソース電極を正電源端子５９（電源電圧：Ｖ
ＤＤ）に接続した構成のシングルエンドレベル変換回路
を２つ用いて、第一のシングルエンドレベル変換回路６
０の第一の入力５と第二のシングルエンドレベル変換回
路７０の第二の入力６４を第一の入力端子７１に接続
し、第一のシングルエンドレベル変換回路６０の第二の
入力５４と第二のシングルエンドレベル変換回路７０の
第一の入力６１を第二の入力端子７２に接続し、第一の
シングルエンドレベル変換回路６０の出力５８を第一の
出力端子７３（ノードｆ）に接続し、第二のシングルエ
ンドレベル変換回路７０の出力６８を第二の出力端子７
４（ノードｅ）に接続した構成で、第一・第二のＰチャ
ンネルＭＯＳトランジスタ、第一・第二のＮチャンネル
ＭＯＳトランジスタは、第一・第二の入力の電圧がそれ
ぞれ１．３Ｖ程度の時、ノードｃ・ｄがＶＤＤ／２程度
になるようにトランジスタサイズが設定され、インバー
タ回路のスレッシュホールド電圧はＶＤＤ／２程度に設
定される。
【０００３】次に、回路の動作について説明する。初め
に第一のシングルエンドレベル変換回路６０の動作につ
いて説明する。図６は、図５の回路の各ノードの動作波
形を示した図であり、ノードａがｈｉｇｈレベル（１．
７Ｖ程度）、ノードｂがｌｏｗレベル（０．９Ｖ程度）
の時は、第一のＰチャンネルＭＯＳトランジスタ５２は
ソース電極が電源電位（５Ｖ）でありゲート電極がｈｉ
ｇｈレベルの為オン抵抗が上がり、第二のｎチャンネル
ＭＯＳトランジスタ５６はゲート電極がドレイン電極に
接続されておりソース電極がｌｏｗレベルの為オン抵抗
が下がり、ノードｄの電位は２Ｖ程度に下がる。第二の
ＰチャンネルＭＯＳトランジスタ５５はソース電極が電
源電位でありゲート電極がｌｏｗレベルの為オン抵抗が
下がり、第一のＮチャンネルＭＯＳトランジスタ５３は
ゲート電極がノードｄに接続されておりソース電極がｈ
ｉｇｈレベルの為オン抵抗が上がりノードｃの電位は４
Ｖ程度に上がる。従って、出力（ノードｆ）の電位はイ
ンバータ回路５７によって、ＧＮＤ電位になる。ノード
ａがｌｏｗレベル、ノードｂがｈｉｇｈレベルの時は、
第一のＰチャンネルＭＯＳトランジスタ５２はソース電
極が電源電位でありゲート電極がｌｏｗレベルの為オン
抵抗が下がり、第二のＮチャンネルＭＯＳトランジスタ
５６のゲート電極がドレイン電極に接続されておりソー
ス電極がｈｉｇｈレベルの為オン抵抗が上がり、ノード
ｄの電位は３Ｖ程度に上がる。第二のＰチャンネルＭＯ
Ｓトランジスタ５５はソース電極が電源電位でありゲー
ト電極がｈｉｇｈレベルの為オン抵抗が上がり第一のＮ
チャンネルＭＯＳトランジスタ５３はゲート電極がノー
ドｄに接続されておりソース電極がｌｏｗレベルの為オ
ン抵抗が下がりノードｃの電位は１Ｖ程度に下がる。従
って、第二の出力端子７３（ノードｆ）の電位はインバ
ータ回路５７によって、電源電位（５Ｖ）になる。
に第一のシングルエンドレベル変換回路６０の動作につ
いて説明する。図６は、図５の回路の各ノードの動作波
形を示した図であり、ノードａがｈｉｇｈレベル（１．
７Ｖ程度）、ノードｂがｌｏｗレベル（０．９Ｖ程度）
の時は、第一のＰチャンネルＭＯＳトランジスタ５２は
ソース電極が電源電位（５Ｖ）でありゲート電極がｈｉ
ｇｈレベルの為オン抵抗が上がり、第二のｎチャンネル
ＭＯＳトランジスタ５６はゲート電極がドレイン電極に
接続されておりソース電極がｌｏｗレベルの為オン抵抗
が下がり、ノードｄの電位は２Ｖ程度に下がる。第二の
ＰチャンネルＭＯＳトランジスタ５５はソース電極が電
源電位でありゲート電極がｌｏｗレベルの為オン抵抗が
下がり、第一のＮチャンネルＭＯＳトランジスタ５３は
ゲート電極がノードｄに接続されておりソース電極がｈ
ｉｇｈレベルの為オン抵抗が上がりノードｃの電位は４
Ｖ程度に上がる。従って、出力（ノードｆ）の電位はイ
ンバータ回路５７によって、ＧＮＤ電位になる。ノード
ａがｌｏｗレベル、ノードｂがｈｉｇｈレベルの時は、
第一のＰチャンネルＭＯＳトランジスタ５２はソース電
極が電源電位でありゲート電極がｌｏｗレベルの為オン
抵抗が下がり、第二のＮチャンネルＭＯＳトランジスタ
５６のゲート電極がドレイン電極に接続されておりソー
ス電極がｈｉｇｈレベルの為オン抵抗が上がり、ノード
ｄの電位は３Ｖ程度に上がる。第二のＰチャンネルＭＯ
Ｓトランジスタ５５はソース電極が電源電位でありゲー
ト電極がｈｉｇｈレベルの為オン抵抗が上がり第一のＮ
チャンネルＭＯＳトランジスタ５３はゲート電極がノー
ドｄに接続されておりソース電極がｌｏｗレベルの為オ
ン抵抗が下がりノードｃの電位は１Ｖ程度に下がる。従
って、第二の出力端子７３（ノードｆ）の電位はインバ
ータ回路５７によって、電源電位（５Ｖ）になる。
【０００４】第二のシングルエンドレベル変換回路７０
も同様に動作し、入力が第一のシングルエンドレベル変
換回路６０と逆の接続となっている為、第二の出力端子
７４（ノードｅ）は第一の出力端子７３（ノードｆ）に
対して逆相の信号を出力する。
も同様に動作し、入力が第一のシングルエンドレベル変
換回路６０と逆の接続となっている為、第二の出力端子
７４（ノードｅ）は第一の出力端子７３（ノードｆ）に
対して逆相の信号を出力する。
【０００５】従って、０．８Ｖ程度の振幅の相補入力信
号が０／５ＶのＣＭＯＳレベルの相補信号に変換され
る。
号が０／５ＶのＣＭＯＳレベルの相補信号に変換され
る。
【０００６】
【発明が解決しようとする課題】かかる従来回路では、
シングルエンドレベル変換回路を二つ用いる為、回路規
模が大きく（トランジスタ数１２ケ）、その為消費電力
も大きい（３０ｍＷ程度）という問題があった。
シングルエンドレベル変換回路を二つ用いる為、回路規
模が大きく（トランジスタ数１２ケ）、その為消費電力
も大きい（３０ｍＷ程度）という問題があった。
【０００７】
【課題を解決するための手段】第一の入力端子を第一の
極性の第一のＭＯＳトランジスタのゲート電極及び第二
の極性の第一のＭＯＳトランジスタのソース電極に接続
し、第二の入力端子を第一の極性の第二のＭＯＳトラン
ジスタのゲート電極及び第二の極性の第二のＭＯＳトラ
ンジスタのソース電極に接続し、第二の極性の第一・第
二のＭＯＳトランジスタのゲート電極にバイアス電位を
与え、第二の極性の第一のＭＯＳトランジスタのドレイ
ン電極を第一の極性の第二のＭＯＳトランジスタのドレ
イン電極及び第一のＣＭＯＳバッファー回路の入力に接
続し、第二の極性の第二のＭＯＳトランジスタのドレイ
ン電極を第一の極性の第一のＭＯＳトランジスタのドレ
イン電極及び第二のＣＭＯＳバッファー回路の入力に接
続し、第一の極性の第一・第二のＭＯＳトランジスタの
ソース電極を電源端子に接続し、第一の出力端子を第一
のＣＭＯＳバッファー回路の出力に接続し、第二の出力
端子を第二のＣＭＯＳバッファー回路の出力に接続して
いる。
極性の第一のＭＯＳトランジスタのゲート電極及び第二
の極性の第一のＭＯＳトランジスタのソース電極に接続
し、第二の入力端子を第一の極性の第二のＭＯＳトラン
ジスタのゲート電極及び第二の極性の第二のＭＯＳトラ
ンジスタのソース電極に接続し、第二の極性の第一・第
二のＭＯＳトランジスタのゲート電極にバイアス電位を
与え、第二の極性の第一のＭＯＳトランジスタのドレイ
ン電極を第一の極性の第二のＭＯＳトランジスタのドレ
イン電極及び第一のＣＭＯＳバッファー回路の入力に接
続し、第二の極性の第二のＭＯＳトランジスタのドレイ
ン電極を第一の極性の第一のＭＯＳトランジスタのドレ
イン電極及び第二のＣＭＯＳバッファー回路の入力に接
続し、第一の極性の第一・第二のＭＯＳトランジスタの
ソース電極を電源端子に接続し、第一の出力端子を第一
のＣＭＯＳバッファー回路の出力に接続し、第二の出力
端子を第二のＣＭＯＳバッファー回路の出力に接続して
いる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明のレベル変換回路の第一の実
施例であり、第一の入力端子１（ノードａ）を第一のＰ
チャンネルＭＯＳトランジスタ２のゲート電極及び第一
のＮチャンネルＭＯＳトランジスタ３のソース電極に接
続し、第二の入力端子４（ノードｂ）を第二のＰチャン
ネルＭＯＳトランジスタ６のゲート電極及び第二のＮチ
ャンネルＭＯＳトランジスタ５のソース電極に接続し、
第一・第二のＮチャンネルＭＯＳトランジスタ３・５の
ゲート電極を正電源端子７（電源電圧：ＶＤＤ）に接続
し、第一のＮチャンネルＭＯＳトランジスタ３のドレイ
ン電極を第二のＰチャンネルＭＯＳトランジスタ６のド
レイン電極及び第一のＣＭＯＳインバータ回路８の入力
に接続し（ノードｅ）、第二のＮチャンネルＭＯＳトラ
ンジスタ５のドレイン電極を第一のＰチャンネルＭＯＳ
トランジスタ２のドレイン電極及び第二のＣＭＯＳイン
バータ回路９の入力に接続し（ノードｆ）、第一・第二
のＰチャンネルＭＯＳトランジスタ２・６のソース電極
を正電源端子７に接続し、第一の出力端子１０（ノード
ｈ）を第一のＣＭＯＳインバータ回路８の出力に接続
し、第二の出力端子１１（ノードｇ）を第二のＣＭＯＳ
インバータ回路１１の出力に接続している。
施例であり、第一の入力端子１（ノードａ）を第一のＰ
チャンネルＭＯＳトランジスタ２のゲート電極及び第一
のＮチャンネルＭＯＳトランジスタ３のソース電極に接
続し、第二の入力端子４（ノードｂ）を第二のＰチャン
ネルＭＯＳトランジスタ６のゲート電極及び第二のＮチ
ャンネルＭＯＳトランジスタ５のソース電極に接続し、
第一・第二のＮチャンネルＭＯＳトランジスタ３・５の
ゲート電極を正電源端子７（電源電圧：ＶＤＤ）に接続
し、第一のＮチャンネルＭＯＳトランジスタ３のドレイ
ン電極を第二のＰチャンネルＭＯＳトランジスタ６のド
レイン電極及び第一のＣＭＯＳインバータ回路８の入力
に接続し（ノードｅ）、第二のＮチャンネルＭＯＳトラ
ンジスタ５のドレイン電極を第一のＰチャンネルＭＯＳ
トランジスタ２のドレイン電極及び第二のＣＭＯＳイン
バータ回路９の入力に接続し（ノードｆ）、第一・第二
のＰチャンネルＭＯＳトランジスタ２・６のソース電極
を正電源端子７に接続し、第一の出力端子１０（ノード
ｈ）を第一のＣＭＯＳインバータ回路８の出力に接続
し、第二の出力端子１１（ノードｇ）を第二のＣＭＯＳ
インバータ回路１１の出力に接続している。
【００１０】次に、本発明の第一の実施例の回路の動作
について説明する。図２は、図１の回路の各ノードの動
作波形を示した図であり、ノードａ及びノードｂには振
幅０．８Ｖ（振幅の中心電圧：１．３Ｖ程度）程度の相
補信号を入力する。ノードａがｈｉｇｈレベル（１．７
Ｖ程度）、ノードｂがｌｏｗレベル（０．９Ｖ程度）の
時、第二のＮチャンネルＭＯＳトランジスタ５はゲート
電極が電源電位（５Ｖ）でありソース電極がｌｏｗレベ
ルの為オン抵抗が下がり、第一のＰチャンネルＭＯＳト
ランジスタ２はソース電極が電源電位でありゲート電極
がｈｉｇｈレベルの為オン抵抗が上がり、ノードｆは
１．５Ｖ程度に下がり、第二の出力端子１１（ノード
ｇ）は第二のインバータ回路９によって電源電位（５
Ｖ）となる。一方、第一のＮチャンネルＭＯＳトランジ
スタ３はゲート電極が電源電位でありソース電極がｈｉ
ｇｈレベルの為オン抵抗が上がり、第二のＰチャンネル
ＭＯＳトランジスタ６はソース電極が電源電位でありゲ
ート電極がｌｏｗレベルの為オン抵抗が下がり、ノード
ｅは３．５Ｖ程度に上がり、第一の出力端子１０（ノー
ドｈ）は第一のインバータ回路８によってＧＮＤ電位と
なる。ノードａがｌｏｗレベル、ノードｂがｈｉｇｈレ
ベルの時は、第二のＮチャンネルＭＯＳトランジスタ５
はゲート電極が電源電位でありソース電極がｈｉｇｈレ
ベルの為オン抵抗が上がり、第一のＰチャンネルＭＯＳ
トランジスタ２はソース電極が電源電位でありゲート電
極がｌｏｗレベルの為オン抵抗が下がり、ノードｆは
３．５Ｖ程度に上がり、第二の出力端子１１（ノード
ｇ）は第二のインバータ回路９によってＧＮＤ電位とな
る。一方、第一のＮチャンネルＭＯＳトランジスタ３は
ゲート電極が電源電位でありソース電極がｌｏｗレベル
の為オン抵抗が下がり、第二のＰチャンネルＭＯＳトラ
ンジスタ６はソース電極が電源電位でありゲート電極が
ｈｉｇｈレベルの為オン抵抗が上がり、ノードｅは１．
５Ｖ程度に下がり、第一の出力端子１０（ノードｈ）は
第一のインバータ回路８によって電源電位となる。
について説明する。図２は、図１の回路の各ノードの動
作波形を示した図であり、ノードａ及びノードｂには振
幅０．８Ｖ（振幅の中心電圧：１．３Ｖ程度）程度の相
補信号を入力する。ノードａがｈｉｇｈレベル（１．７
Ｖ程度）、ノードｂがｌｏｗレベル（０．９Ｖ程度）の
時、第二のＮチャンネルＭＯＳトランジスタ５はゲート
電極が電源電位（５Ｖ）でありソース電極がｌｏｗレベ
ルの為オン抵抗が下がり、第一のＰチャンネルＭＯＳト
ランジスタ２はソース電極が電源電位でありゲート電極
がｈｉｇｈレベルの為オン抵抗が上がり、ノードｆは
１．５Ｖ程度に下がり、第二の出力端子１１（ノード
ｇ）は第二のインバータ回路９によって電源電位（５
Ｖ）となる。一方、第一のＮチャンネルＭＯＳトランジ
スタ３はゲート電極が電源電位でありソース電極がｈｉ
ｇｈレベルの為オン抵抗が上がり、第二のＰチャンネル
ＭＯＳトランジスタ６はソース電極が電源電位でありゲ
ート電極がｌｏｗレベルの為オン抵抗が下がり、ノード
ｅは３．５Ｖ程度に上がり、第一の出力端子１０（ノー
ドｈ）は第一のインバータ回路８によってＧＮＤ電位と
なる。ノードａがｌｏｗレベル、ノードｂがｈｉｇｈレ
ベルの時は、第二のＮチャンネルＭＯＳトランジスタ５
はゲート電極が電源電位でありソース電極がｈｉｇｈレ
ベルの為オン抵抗が上がり、第一のＰチャンネルＭＯＳ
トランジスタ２はソース電極が電源電位でありゲート電
極がｌｏｗレベルの為オン抵抗が下がり、ノードｆは
３．５Ｖ程度に上がり、第二の出力端子１１（ノード
ｇ）は第二のインバータ回路９によってＧＮＤ電位とな
る。一方、第一のＮチャンネルＭＯＳトランジスタ３は
ゲート電極が電源電位でありソース電極がｌｏｗレベル
の為オン抵抗が下がり、第二のＰチャンネルＭＯＳトラ
ンジスタ６はソース電極が電源電位でありゲート電極が
ｈｉｇｈレベルの為オン抵抗が上がり、ノードｅは１．
５Ｖ程度に下がり、第一の出力端子１０（ノードｈ）は
第一のインバータ回路８によって電源電位となる。
【００１１】従って、０．８Ｖ程度の振幅の相補入力信
号が０／５ＶのＣＭＯＳレベルの相補信号に変換され
る。
号が０／５ＶのＣＭＯＳレベルの相補信号に変換され
る。
【００１２】次に、本発明の第二の実施例を示す。図３
は本発明の第二の実施例であり、第一の入力端子２１
（ノードａ）を第一のＮチャンネルＭＯＳトランジスタ
２５のゲート電極及び第一のＰチャンネルＭＯＳトラン
ジスタ２６のソース電極に接続し、第二の入力端子２４
（ノードｂ）を第二のＮチャンネルＭＯＳトランジスタ
２３のゲート電極及び第二のＰチャンネルＭＯＳトラン
ジスタ２２のソース電極に接続し、第一・第二のＰチャ
ンネルＭＯＳトランジスタ２６・２２のゲート電極を負
電源端子２７（電源電圧：ＶＳＳ）に接続し、第一のＰ
チャンネルＭＯＳトランジスタ２６のドレイン電極を第
二のＮチャンネルＭＯＳトランジスタ２３のドレイン電
極及び第一のＣＭＯＳインバータ回路２８の入力に接続
し（ノードｅ）、第二のＰチャンネルＭＯＳトランジス
タ２２のドレイン電極を第一のＮチャンネルＭＯＳトラ
ンジスタ２５のドレイン電極及び第二のＣＭＯＳインバ
ータ回路２９の入力に接続し（ノードｆ）、第一・第二
のＮチャンネルＭＯＳトランジスタ２５・２３のソース
電極を負電源端子２７に接続し、第一の出力端子３０
（ノードｈ）を第一のＣＭＯＳインバータ回路２８の出
力に接続し、第二の出力端子３１（ノードｇ）を第二の
ＣＭＯＳインバータ回路３１の出力に接続している。
は本発明の第二の実施例であり、第一の入力端子２１
（ノードａ）を第一のＮチャンネルＭＯＳトランジスタ
２５のゲート電極及び第一のＰチャンネルＭＯＳトラン
ジスタ２６のソース電極に接続し、第二の入力端子２４
（ノードｂ）を第二のＮチャンネルＭＯＳトランジスタ
２３のゲート電極及び第二のＰチャンネルＭＯＳトラン
ジスタ２２のソース電極に接続し、第一・第二のＰチャ
ンネルＭＯＳトランジスタ２６・２２のゲート電極を負
電源端子２７（電源電圧：ＶＳＳ）に接続し、第一のＰ
チャンネルＭＯＳトランジスタ２６のドレイン電極を第
二のＮチャンネルＭＯＳトランジスタ２３のドレイン電
極及び第一のＣＭＯＳインバータ回路２８の入力に接続
し（ノードｅ）、第二のＰチャンネルＭＯＳトランジス
タ２２のドレイン電極を第一のＮチャンネルＭＯＳトラ
ンジスタ２５のドレイン電極及び第二のＣＭＯＳインバ
ータ回路２９の入力に接続し（ノードｆ）、第一・第二
のＮチャンネルＭＯＳトランジスタ２５・２３のソース
電極を負電源端子２７に接続し、第一の出力端子３０
（ノードｈ）を第一のＣＭＯＳインバータ回路２８の出
力に接続し、第二の出力端子３１（ノードｇ）を第二の
ＣＭＯＳインバータ回路３１の出力に接続している。
【００１３】図４は、図３の回路の各ノードの動作波形
を示した図であり、動作は、第一の実施例と同様であ
る。
を示した図であり、動作は、第一の実施例と同様であ
る。
【００１４】
【発明の効果】以上説明したように本発明は、少ないト
ランジスタ数（従来回路に対して１／２程度）で相補型
レベル変換を実現でき、消費電力も小さくすることがで
きる（従来回路に対して１／２程度）。
ランジスタ数（従来回路に対して１／２程度）で相補型
レベル変換を実現でき、消費電力も小さくすることがで
きる（従来回路に対して１／２程度）。
【図１】本発明の第一の実施例の回路図
【図２】第一の実施例における各ノードの動作波形図
【図３】本発明の第二の実施例の回路図
【図４】第二の実施例における各ノードの動作波形図
【図５】従来のレベル変換回路の回路図
【図６】従来のレベル変換回路の各ノードの動作波形図
１，２１ 第一の入力端子 ２，２２ ＰチャンネルＭＯＳトランジスタ ３，２３ ＮチャンネルＭＯＳトランジスタ ４，２４ 第二の入力端子 ５，２５ ＮチャンネルＭＯＳトランジスタ ６，２６ ＰチャンネルＭＯＳトランジスタ ７ 正電源端子 ８，２８ ＣＭＯＳインバータ回路 ９，２９ ＣＭＯＳインバータ回路 １０，３０ 第一の出力端子 １１，３１ 第二の出力端子 ２７ 負電源端子
Claims (1)
- 【請求項１】 第一の入力端子を第一の極性の第一のＭ
ＯＳトランジスタのゲート電極及び第二の極性の第一の
ＭＯＳトランジスタのソース電極に接続し、第二の入力
端子を第一の極性の第二のＭＯＳトランジスタのゲート
電極及び第二の極性の第二のＭＯＳトランジスタのソー
ス電極に接続し、前記第二の極性の第一・第二のＭＯＳ
トランジスタのゲート電極にバイアス電位を与え、前記
第二の極性の第一のＭＯＳトランジスタのドレイン電極
を前記第一の極性の第二のＭＯＳトランジスタのドレイ
ン電極及び第一のＣＭＯＳバッファー回路の入力に接続
し、前記第二の極性の第二のＭＯＳトランジスタのドレ
イン電極を前記第一の極性の第一のＭＯＳトランジスタ
のドレイン電極及び第二のＣＭＯＳバッファー回路の入
力に接続し、前記第一の極性の第一・第二のＭＯＳトラ
ンジスタのソース電極を電源端子に接続し、第一の出力
端子を前記第一のＣＭＯＳバッファー回路の出力に接続
し、第二の出力端子を前記第二のＣＭＯＳバッファー回
路の出力に接続したことを特徴とするレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4088488A JP2785576B2 (ja) | 1992-04-09 | 1992-04-09 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4088488A JP2785576B2 (ja) | 1992-04-09 | 1992-04-09 | レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327464A JPH05327464A (ja) | 1993-12-10 |
| JP2785576B2 true JP2785576B2 (ja) | 1998-08-13 |
Family
ID=13944192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4088488A Expired - Lifetime JP2785576B2 (ja) | 1992-04-09 | 1992-04-09 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785576B2 (ja) |
-
1992
- 1992-04-09 JP JP4088488A patent/JP2785576B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05327464A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07118642B2 (ja) | レベル変換回路 | |
| JP2836412B2 (ja) | レベル変換回路 | |
| JP3045071B2 (ja) | 差動信号生成回路 | |
| JPS61276197A (ja) | Ｃｍｏｓアドレス遷移検出器および回路 | |
| JP3151329B2 (ja) | データ出力回路 | |
| JPH03220817A (ja) | レベル変換回路 | |
| JP2785576B2 (ja) | レベル変換回路 | |
| JP2854772B2 (ja) | アナログスイッチング回路 | |
| US6144240A (en) | Low noise buffer circuit for increasing digital signal transition slew rates | |
| JPH0677804A (ja) | 出力回路 | |
| JP2944373B2 (ja) | 半導体集積回路 | |
| JP3070680B2 (ja) | 信号レベル変換回路 | |
| JP3717109B2 (ja) | 半導体出力回路 | |
| JPS58207726A (ja) | 半導体回路 | |
| JPH0529847A (ja) | 能動負荷回路及びそれを用いた差動増幅器 | |
| KR100299050B1 (ko) | 상보 게이트-소스 클럭구동회로와 이를 적용한 플립플롭 | |
| JPS63302622A (ja) | インタフエ−ス回路 | |
| JPH05327465A (ja) | 半導体集積回路 | |
| JP2765330B2 (ja) | 出力回路 | |
| JPH04306915A (ja) | レベル変換回路 | |
| JPH0537380A (ja) | 電流セル回路 | |
| JPH09326687A (ja) | 半導体集積回路 | |
| JPH0638227B2 (ja) | 比較論理回路 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 | |
| JPH0645908A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |