JPH03220817A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPH03220817A JPH03220817A JP2015251A JP1525190A JPH03220817A JP H03220817 A JPH03220817 A JP H03220817A JP 2015251 A JP2015251 A JP 2015251A JP 1525190 A JP1525190 A JP 1525190A JP H03220817 A JPH03220817 A JP H03220817A
- Authority
- JP
- Japan
- Prior art keywords
- level
- transistor
- input
- signal
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 29
- 238000010586 diagram Methods 0.000 description 17
- 238000001378 electrochemiluminescence detection Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/17—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using twistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
レベル変換回路に関し、
動作電流が小さく消費電力を抑えつつ、高速に任意のレ
ベルで簡単にレベル変換を行うことのできるレベル変換
回路を提供することを目的とし、第１のレベル振幅を有
し、互いに反転関係にある２値論理の入力信号を２つの
入力トランジスタで受け、該人力トランジスタの低電源
出力側と低電位電源との間に、それぞれ複数のレベルシ
フト素子を縦続接続し、所定のＸ段およびｙ段のレベル
シフト素子の部分から前記人力信号をレベルシフトした
信号を取り出し、該レベルシフトした信号をＭＯＳ）ラ
ンンスタかあなるスイッチ回路で受け、該スイッチ回路
を通して第２のレベル振幅を有し、互いに反転関係にあ
る２値論理の出力信号を得るように構成する。
ベルで簡単にレベル変換を行うことのできるレベル変換
回路を提供することを目的とし、第１のレベル振幅を有
し、互いに反転関係にある２値論理の入力信号を２つの
入力トランジスタで受け、該人力トランジスタの低電源
出力側と低電位電源との間に、それぞれ複数のレベルシ
フト素子を縦続接続し、所定のＸ段およびｙ段のレベル
シフト素子の部分から前記人力信号をレベルシフトした
信号を取り出し、該レベルシフトした信号をＭＯＳ）ラ
ンンスタかあなるスイッチ回路で受け、該スイッチ回路
を通して第２のレベル振幅を有し、互いに反転関係にあ
る２値論理の出力信号を得るように構成する。
Ｅ産業上の利用分野］
本発明は、レベル変換回路に係り、詳しくは、異なった
論理信号のレベルを変換するレベル変換回路に関する。
論理信号のレベルを変換するレベル変換回路に関する。
一般に、ディジタル回路素子は汎用性を持たせる必要か
ら、いわゆる標準ロジックが定められており、ＥＣＬ系
、ＴＴＬ系、ＣＭＯＳ系等に分類される。したがって、
異なった標準ロジンク間での信号伝達には論理レベルの
変換を必要とし、このような目的のためにレベル変換回
路が用いられる。
ら、いわゆる標準ロジックが定められており、ＥＣＬ系
、ＴＴＬ系、ＣＭＯＳ系等に分類される。したがって、
異なった標準ロジンク間での信号伝達には論理レベルの
変換を必要とし、このような目的のためにレベル変換回
路が用いられる。
；従来の技術］
ＢｉＣＭＯ３で構成される回路では、例えばバイポーラ
トランジスタはＥＣＬレベル（レベル基が１Ｖ程度）で
動作させ、ｃＭｏｓゲートゲ−ではＭＯＳレベル（レベ
ル基が２Ｖ以上）で動作させるため、バイポーラ部とＭ
ＯＳ部の信号接続にレベル変換回路が必要であり、この
ようなレベル変換回路として従来は、例えば第７図に示
すような回路が用いられている。
トランジスタはＥＣＬレベル（レベル基が１Ｖ程度）で
動作させ、ｃＭｏｓゲートゲ−ではＭＯＳレベル（レベ
ル基が２Ｖ以上）で動作させるため、バイポーラ部とＭ
ＯＳ部の信号接続にレベル変換回路が必要であり、この
ようなレベル変換回路として従来は、例えば第７図に示
すような回路が用いられている。
同図において、ｌ、２はバイポーラトランジスタ、３．
４はレベルシフト用のダイオード、５．６は電流源で、
トランジスタｌ、２のベースには互いに反転するＥＣＬ
およびＥＣＬレベルの入力信号が加えられ、そのレベル
基はＩＶ程度である（例えば、５Ｖと４．２Ｖ）。そし
て、ＥＣＬ人力はトランジスタ１のＶｂｅで０．７Ｖ、
ダイオード３で同しく０．７Ｖ程ドロンプして次段に送
られる。
４はレベルシフト用のダイオード、５．６は電流源で、
トランジスタｌ、２のベースには互いに反転するＥＣＬ
およびＥＣＬレベルの入力信号が加えられ、そのレベル
基はＩＶ程度である（例えば、５Ｖと４．２Ｖ）。そし
て、ＥＣＬ人力はトランジスタ１のＶｂｅで０．７Ｖ、
ダイオード３で同しく０．７Ｖ程ドロンプして次段に送
られる。
これは、他方のＥＣＬ人力についても同様である。
次段はＣＭＯＳのカレントミラー差動増幅回路により構
成され、ＰチャネルのＭＯＳ）ランジスタフ、８および
ＮチャネルのＭＯＳ）ランジスタ９．１０を有し、ＭＯ
Ｓトランジスタ９．１０のゲートに前段からの信号が印
加され、各ドレインから２〜３■程度のＭ ＯＳおよび
ＭＯＳレベルの出力を得ている。これは、ＣＭＯＳのカ
レントミラー差動増幅回路への入カレベルは、電源（Ｖ
ｃｃ）とグランド（Ｖｓｓ）の中間レベルでないと、動
作速度が遅くなるため、ＥＣＬレベルをダイオード３．
４により更にレベルシフトさせて差動増幅回路に入力さ
せる必要があるためである。
成され、ＰチャネルのＭＯＳ）ランジスタフ、８および
ＮチャネルのＭＯＳ）ランジスタ９．１０を有し、ＭＯ
Ｓトランジスタ９．１０のゲートに前段からの信号が印
加され、各ドレインから２〜３■程度のＭ ＯＳおよび
ＭＯＳレベルの出力を得ている。これは、ＣＭＯＳのカ
レントミラー差動増幅回路への入カレベルは、電源（Ｖ
ｃｃ）とグランド（Ｖｓｓ）の中間レベルでないと、動
作速度が遅くなるため、ＥＣＬレベルをダイオード３．
４により更にレベルシフトさせて差動増幅回路に入力さ
せる必要があるためである。
しかしだから、このような従来のレベル変換回路にあっ
ては、ダイオードからなるレベルシフト回路およびＣＭ
ＯＳのカレントミラー差動増幅回路の両方で比較的に大
きく電力を消費するうえ、差動増幅回路がＭＯＳトラン
ジスタでＩ！戒されるため、電流を多く流さないと、動
作速度を上げることができないという問題点があった。
ては、ダイオードからなるレベルシフト回路およびＣＭ
ＯＳのカレントミラー差動増幅回路の両方で比較的に大
きく電力を消費するうえ、差動増幅回路がＭＯＳトラン
ジスタでＩ！戒されるため、電流を多く流さないと、動
作速度を上げることができないという問題点があった。
また、出力レベル（上記例ではＭＯＳレベル）を任意の
レベルで簡単に取り出すことができないという問題点も
あった。
レベルで簡単に取り出すことができないという問題点も
あった。
そこで本発明は、動作電流が小さく消費電力を抑えつつ
、高速↓こ任意のレベルで簡単にレベル変換を行うこと
のできるレベル変換回路を提供することを目的としてい
る。
、高速↓こ任意のレベルで簡単にレベル変換を行うこと
のできるレベル変換回路を提供することを目的としてい
る。
本発明によるレベル変換回路は上記目的達成のため、第
１のレベル振幅を有し、互いに反転関係にある２値論理
の入力信号を２つの入力トランジスタで受け、該人力ト
ランジスタの低電源出力側と低電位電源との間に、それ
ぞれ複数のレベルシフト素子を縦続接続し、所定のＸ段
およびｙ段のレベルシフト素子の部分から前記入力信号
をレベルシフトした信号を取り出し、該レベルシフトし
た信号をＭＯＳ）ランジスタからなるスイッチ回路で受
け、該スイッチ回路を通して第２のレベル振幅を有し、
互いに反転関係にある２値論理の出力信号を得るように
構成している。
１のレベル振幅を有し、互いに反転関係にある２値論理
の入力信号を２つの入力トランジスタで受け、該人力ト
ランジスタの低電源出力側と低電位電源との間に、それ
ぞれ複数のレベルシフト素子を縦続接続し、所定のＸ段
およびｙ段のレベルシフト素子の部分から前記入力信号
をレベルシフトした信号を取り出し、該レベルシフトし
た信号をＭＯＳ）ランジスタからなるスイッチ回路で受
け、該スイッチ回路を通して第２のレベル振幅を有し、
互いに反転関係にある２値論理の出力信号を得るように
構成している。
また、前記人力トランジスタは、バイポーラトランジス
タからなり、各ベースに入力信号を受け、前記レベルシ
フト素子：よ、ダイオード接続したバイポーラトランジ
スタからなることを特徴としたり、あるいは前記人力ト
ランジスタは、ＭＯＳトランジスタからなり、各ゲート
に人力信号を受け、前記レベルシフト素子は、ダイオー
ド接続したＭＯＳ）ランジスタからなることを特徴とす
る態様がある。
タからなり、各ベースに入力信号を受け、前記レベルシ
フト素子：よ、ダイオード接続したバイポーラトランジ
スタからなることを特徴としたり、あるいは前記人力ト
ランジスタは、ＭＯＳトランジスタからなり、各ゲート
に人力信号を受け、前記レベルシフト素子は、ダイオー
ド接続したＭＯＳ）ランジスタからなることを特徴とす
る態様がある。
本発明では、２値論理の入力信号は２つの人力トランジ
スタで受けられ、ここでまず、最初のレベルシフトが行
われ、次いで所定のＸ段およびｙ段のレベルシフト素子
の部分からさらにレベルシフトした信号が取り出された
後、これらの信号によりＭＯＳ）ランジスタからなるス
イッチ回路が作動して２値論理の出力信号が得られる。
スタで受けられ、ここでまず、最初のレベルシフトが行
われ、次いで所定のＸ段およびｙ段のレベルシフト素子
の部分からさらにレベルシフトした信号が取り出された
後、これらの信号によりＭＯＳ）ランジスタからなるス
イッチ回路が作動して２値論理の出力信号が得られる。
したがって、レベルシフト素子の段数を変えることで、
任意のレベルで簡単にレベル変換が行われ、かつ入力ト
ランジスタおよびレベルシフト素子に流れる電流の消費
電力のみで清み、動作電流が小さく消費電力を卯えつつ
、高速にレベル変換が可能となる。
任意のレベルで簡単にレベル変換が行われ、かつ入力ト
ランジスタおよびレベルシフト素子に流れる電流の消費
電力のみで清み、動作電流が小さく消費電力を卯えつつ
、高速にレベル変換が可能となる。
第１．２図は本発明の詳細な説明する図である。
第１図（ａ）は原理説明のための回路図であり、この図
において、１１．１２はバイポーラの入力トランジスタ
、１３ａ、１３ｂ・・・・・・は人力トランジスタ１１
のエミ’７タ側（低電源出力側に相当）と低電位電源で
あるＧＮＤとの間に介挿されたダイオード（レベルシフ
ト素子に相当）、１４ａ、１４ｂ・・・・・・は入力ト
ランジスタ１２のエミッタ側とＧＮＤとの間に介挿され
たダイオードであり、ダイオード１３ａ、１３ｂ・・・
・・・および１４ａ、１４ｂ・・・・・・は縦続接続さ
れている。
において、１１．１２はバイポーラの入力トランジスタ
、１３ａ、１３ｂ・・・・・・は人力トランジスタ１１
のエミ’７タ側（低電源出力側に相当）と低電位電源で
あるＧＮＤとの間に介挿されたダイオード（レベルシフ
ト素子に相当）、１４ａ、１４ｂ・・・・・・は入力ト
ランジスタ１２のエミッタ側とＧＮＤとの間に介挿され
たダイオードであり、ダイオード１３ａ、１３ｂ・・・
・・・および１４ａ、１４ｂ・・・・・・は縦続接続さ
れている。
また、１５．１６は電流源である。
以上の構成によるレベルシフト回路１０１において、い
ま、第１図（ｂ）に波形図を示すように、人力トランジ
スタ１１．１２の各ベースにＥ ＣＬ ＃よびＥＣＬレ
ベルの人力信号（第１のレベル振幅を有する人力信号に
相当）を加えると、各エミッタからＶｂｅ（エミッタ・
ムース間の電位差）だけレベルのダウンした信号が取り
出され、これは第１図（ｂ）中でダイオード１段下がり
として示される。したがって、第１図（ａ）中のノード
Ａ、 Ａから信号を取り出すと、人力信号から丁度ダイ
オード１段分だけ下がった電位の信号が得られる。
ま、第１図（ｂ）に波形図を示すように、人力トランジ
スタ１１．１２の各ベースにＥ ＣＬ ＃よびＥＣＬレ
ベルの人力信号（第１のレベル振幅を有する人力信号に
相当）を加えると、各エミッタからＶｂｅ（エミッタ・
ムース間の電位差）だけレベルのダウンした信号が取り
出され、これは第１図（ｂ）中でダイオード１段下がり
として示される。したがって、第１図（ａ）中のノード
Ａ、 Ａから信号を取り出すと、人力信号から丁度ダイ
オード１段分だけ下がった電位の信号が得られる。
また、ダイオード１３ａ、１３ｂ・・・・・・および１
４ａ、１４ｂ・・・・・・もＶｂｅとぼぼ同様の電圧降
下を行うので、ノーＦ’Ｂ、Ｂ、Ｃ，Ｃから信号を取り
出すと、人力信号からダイオード２．３段分だけ下がっ
た電位の信号が得られ、これは第１図（ｂ）の波形図で
示される。
４ａ、１４ｂ・・・・・・もＶｂｅとぼぼ同様の電圧降
下を行うので、ノーＦ’Ｂ、Ｂ、Ｃ，Ｃから信号を取り
出すと、人力信号からダイオード２．３段分だけ下がっ
た電位の信号が得られ、これは第１図（ｂ）の波形図で
示される。
一方、各ノードから取り出した電位信号は第２図に示す
ような次段のスイッチ回路１０２によって出力信号に変
換される。すなわち、第２図において、１７．１旧よＰ
チャネルのＭＯＳトランジスタ、１９．２０はＮチャネ
ルのＭＯＳ）ランジスタであり、各トランジスタの端子
にはノードＡ−Ｃからの信号が加えられる。
ような次段のスイッチ回路１０２によって出力信号に変
換される。すなわち、第２図において、１７．１旧よＰ
チャネルのＭＯＳトランジスタ、１９．２０はＮチャネ
ルのＭＯＳ）ランジスタであり、各トランジスタの端子
にはノードＡ−Ｃからの信号が加えられる。
したがって、以上のことから上記レベルシフト回路１０
１における複数の電位の異なったノードから電圧を取り
出し、“Ｌ”側のレベルはより低い方のノード電位、“
Ｈ”側のレベルはより高い方のノード電位を利用するこ
とにより、例えばＥＣＬレベルを、ＭＯＳレベルに変換
することが可能となる。例えば、ノードＡ、ＡおよびＣ
，Ｃを利用すれば、“Ｈ”の場合はＡ又はＡを、“Ｌ″
の場合はＣ又はてを用いれば、Ａ−て、Ａ−Ｃの電位差
を得ることができる。そして、各ノードから取り出した
電位信号は次段のスイッチ回路１０２によって単にスイ
ッチ処理するのみで、ＭＯＳレベルの出力信号に変換さ
れる。例えば、ＭＯＳ）ランジスタ１７．２０がオン、
ＭＯＳトランジスタ１８．１９がオフすることにより、
ＡとＣのレベル振幅を有する出力信号が得られる。
１における複数の電位の異なったノードから電圧を取り
出し、“Ｌ”側のレベルはより低い方のノード電位、“
Ｈ”側のレベルはより高い方のノード電位を利用するこ
とにより、例えばＥＣＬレベルを、ＭＯＳレベルに変換
することが可能となる。例えば、ノードＡ、ＡおよびＣ
，Ｃを利用すれば、“Ｈ”の場合はＡ又はＡを、“Ｌ″
の場合はＣ又はてを用いれば、Ａ−て、Ａ−Ｃの電位差
を得ることができる。そして、各ノードから取り出した
電位信号は次段のスイッチ回路１０２によって単にスイ
ッチ処理するのみで、ＭＯＳレベルの出力信号に変換さ
れる。例えば、ＭＯＳ）ランジスタ１７．２０がオン、
ＭＯＳトランジスタ１８．１９がオフすることにより、
ＡとＣのレベル振幅を有する出力信号が得られる。
この場合、レベルシフト素子であるダイオード１３ａ、
１３ｂ・・・・・・および１４ａ、１４ｂ・・・・・・
の段数を変えることで、任意のレベルで簡単にレベル変
換を行うことができ、かつスイッチ回路１０２４ま切り
換わり時の雷疏を消費すること：よない。したがって、
人力トランジスタ１１．１２およびダイオ−目３ ａ、
１こ０・・・・・・、１４ａ、１４ｂ・・・・・・に流
れる電流のン肖費電力のみて済むから、動作電流を小さ
く５て消費電力を抑えることができるとともに、用いる
素子も少なく高速にレベル変換が可能となる。
１３ｂ・・・・・・および１４ａ、１４ｂ・・・・・・
の段数を変えることで、任意のレベルで簡単にレベル変
換を行うことができ、かつスイッチ回路１０２４ま切り
換わり時の雷疏を消費すること：よない。したがって、
人力トランジスタ１１．１２およびダイオ−目３ ａ、
１こ０・・・・・・、１４ａ、１４ｂ・・・・・・に流
れる電流のン肖費電力のみて済むから、動作電流を小さ
く５て消費電力を抑えることができるとともに、用いる
素子も少なく高速にレベル変換が可能となる。
グ実施例〕
以下、本発明の実施例を図面に基づいて説明する。第３
．４図：よ本発明に係るレベル変換回路の第１実施例を
示す図であり、ＥＣＬレベルからＭＯＳレベルヘ変換す
る例である。
．４図：よ本発明に係るレベル変換回路の第１実施例を
示す図であり、ＥＣＬレベルからＭＯＳレベルヘ変換す
る例である。
第３図（ａ）はレベルシフト回路２０１、第３図（ｂ）
はスイッチ回９２０２を示し、これらの図において、２
１２２はバイポーラの人力トランジスタ、２３ａ、２３
ｂ＝’よ人力トランジスタ２１の工Ｑ ’７タ側と低電
位電源であるＧＮＤとの間に介挿されたダイオード（レ
ベルシフト素子に相当）で、実際上はエミッタとコレク
タを共通接続したトランジスタによって構成されるもの
、同しく２４ａ、２４ｂは人力トランジスタ２２のエミ
ッタ側とＧＮＤとの間に介挿されたダイオードであり、
ダイオード２３ａ、２３ｂおよび２４ａ、２４ｂは縦続
接続されている。また、２５．２６はＮＭＯＳ ）ラン
ジスタで、ゲートとドレインを共通接続して電流源を構
成するものである。
はスイッチ回９２０２を示し、これらの図において、２
１２２はバイポーラの人力トランジスタ、２３ａ、２３
ｂ＝’よ人力トランジスタ２１の工Ｑ ’７タ側と低電
位電源であるＧＮＤとの間に介挿されたダイオード（レ
ベルシフト素子に相当）で、実際上はエミッタとコレク
タを共通接続したトランジスタによって構成されるもの
、同しく２４ａ、２４ｂは人力トランジスタ２２のエミ
ッタ側とＧＮＤとの間に介挿されたダイオードであり、
ダイオード２３ａ、２３ｂおよび２４ａ、２４ｂは縦続
接続されている。また、２５．２６はＮＭＯＳ ）ラン
ジスタで、ゲートとドレインを共通接続して電流源を構
成するものである。
入力トランジスタ２１．２２の各ベースにはＥＣＬレベ
ルの入力信号ＩＮ、ＩＮが印加され、これらのレベル差
は１■以下である。そして、各ノードＯＡ、ＯＡ、ＯＢ
、ＯＢからレベルシフトした信号が取り出されて第３図
（ｂ）に示すスイッチ回路２０２に供給され、スイッチ
回路２０２はＰチャネルのＭＯ３Ｉ−ランジスタ２７．
２８およびＮチャネルのＭＯＳ）ランジスタ２９．３０
により構成され、各トランジスタ２７〜３０の各端子に
はノードＯＡ、ＯＡ。
ルの入力信号ＩＮ、ＩＮが印加され、これらのレベル差
は１■以下である。そして、各ノードＯＡ、ＯＡ、ＯＢ
、ＯＢからレベルシフトした信号が取り出されて第３図
（ｂ）に示すスイッチ回路２０２に供給され、スイッチ
回路２０２はＰチャネルのＭＯ３Ｉ−ランジスタ２７．
２８およびＮチャネルのＭＯＳ）ランジスタ２９．３０
により構成され、各トランジスタ２７〜３０の各端子に
はノードＯＡ、ＯＡ。
ＯＢ、ＯＢからからの信号が印加され、出力信号ＯＵＴ
、、ＯＵＴが取り出される。
、、ＯＵＴが取り出される。
以上の構成において、第４図は各部のレベルを示す信号
波形図であり、レベル差がＩＶ以下の入力信号ＩＮ、Ｉ
Ｎを入力トランジスタ２１．２２の各ベースに供給する
と、ノード○Ａ、ＯＡはＩＮ、ＩＮのレベルからバイポ
ーラトランジスタのＶｂｅ分だけ下がった電位となり、
また、ノード○Ｂ、σ１はＯＡ、σズから更に２倍のＶ
ｂｅ分下がった電位となる。
波形図であり、レベル差がＩＶ以下の入力信号ＩＮ、Ｉ
Ｎを入力トランジスタ２１．２２の各ベースに供給する
と、ノード○Ａ、ＯＡはＩＮ、ＩＮのレベルからバイポ
ーラトランジスタのＶｂｅ分だけ下がった電位となり、
また、ノード○Ｂ、σ１はＯＡ、σズから更に２倍のＶ
ｂｅ分下がった電位となる。
いま、第４図に示す（ｉ）の条件では第３図（ｂ）のス
イッチ回路２０２において、ＭＯＳ）ランジスタ２８．
２９がオフし、ＭＯＳ）ランジスタ２７．３０がオンす
るため、出力信号ＯＵＴのレベルはＯＡ、信号ＯＵＴの
レベルはＯＢと同電圧となり、第４図に示すようなＭＯ
ＳレベルのＯＵＴ、、ＯＵＴの波形となる。一方、第４
図に示す（ｉｉ ）の条件ではＭＯＳ）ランジスタ２８
．２９がオンし、ＭＯＳトランジスタ２７．３０がオフ
するため、出力信号ＯＵＴのレベルはＯＢ、信号ＯＵＴ
のレベルはＯＡとなる。
イッチ回路２０２において、ＭＯＳ）ランジスタ２８．
２９がオフし、ＭＯＳ）ランジスタ２７．３０がオンす
るため、出力信号ＯＵＴのレベルはＯＡ、信号ＯＵＴの
レベルはＯＢと同電圧となり、第４図に示すようなＭＯ
ＳレベルのＯＵＴ、、ＯＵＴの波形となる。一方、第４
図に示す（ｉｉ ）の条件ではＭＯＳ）ランジスタ２８
．２９がオンし、ＭＯＳトランジスタ２７．３０がオフ
するため、出力信号ＯＵＴのレベルはＯＢ、信号ＯＵＴ
のレベルはＯＡとなる。
したがって、本実施例においても本発明の原理の項で説
明した論理から、ＥＣＬレベルからＭＯＳレベルに簡単
にレベル変換を行うことができ、かつ動作電流を小さく
して消費電力を抑えつつ、高速にレベル変換が可能とな
る。
明した論理から、ＥＣＬレベルからＭＯＳレベルに簡単
にレベル変換を行うことができ、かつ動作電流を小さく
して消費電力を抑えつつ、高速にレベル変換が可能とな
る。
第５図は本発明の第２実施例を示す図であり、本実施例
に示すレベルシフト回路３０１は人力トランジスタ２１
．２２と電流源３１．３２との間にそれぞれエミッタと
コレクタを共通接続したトランジスタによって構成され
るダイオード３３ａ〜３３ｅおよび３４ａ〜３４ｅを多
段接続したもので、各ノード（入力端子も含む）ＯＡ−
ＯＥの組合せで自由に任意のレベル差を得ることができ
るようにしたものである。
に示すレベルシフト回路３０１は人力トランジスタ２１
．２２と電流源３１．３２との間にそれぞれエミッタと
コレクタを共通接続したトランジスタによって構成され
るダイオード３３ａ〜３３ｅおよび３４ａ〜３４ｅを多
段接続したもので、各ノード（入力端子も含む）ＯＡ−
ＯＥの組合せで自由に任意のレベル差を得ることができ
るようにしたものである。
また、第６図は本発明の第３実施例を示す図であり、本
実施例に示すレベルシフト回路４０１は入力トランジス
タとしてＭＯＳ）ランジスタ４１．４２を用い、レベル
シフト素子としてもＭＯＳ）ランジスタ４３ａ〜４４ｃ
を用いたものである。第６図のレベルシフト回路４０１
によっても前記実施例と同様の効果を得ることができる
のは勿論である。
実施例に示すレベルシフト回路４０１は入力トランジス
タとしてＭＯＳ）ランジスタ４１．４２を用い、レベル
シフト素子としてもＭＯＳ）ランジスタ４３ａ〜４４ｃ
を用いたものである。第６図のレベルシフト回路４０１
によっても前記実施例と同様の効果を得ることができる
のは勿論である。
［発明の効果］
本発明によれば、動作電流を小さくして消費主力を抑え
ることができ、かつ高速に任意のレベルで簡単にレベル
変換を行うことができる。
ることができ、かつ高速に任意のレベルで簡単にレベル
変換を行うことができる。
第１図は本発明のレベルシフト回路の原理を説明する図
、 第２図は本発明のスイッチ回路の原理を説明する図、 第３．４図は本発明に係るレベル変換回路の第１実施例
を示す図であり、 第３図はその回路図、 第４図はその動作の波形図、 第５図は本発明に係るレベル変換回路の第２実施例を示
す回路図、 第６図は本発明に係るレベル変換回路の第３実施例を示
す回路図、 第７図は従来のレベル変換回路の回路図である。 ３．４・・・・・・ダイオード、 ５．６・・・・・・電流源、 ７．８・・−・・・ＰＭＯ３）ランジスタ、９．１０・
・・・・・ＮＭＯ５）ランジスタ、１１．１２．２１．
２２．４１．４２・・・・・・入力トランジスタ、１３
ａ、１３ｂ、１４ａ、１４ｂ、２３ａ、 ）］ ２３ｂ、２４ａ 、２４ｂ、３３ａ 〜３３ｅ、
’ダイオー３４ａ〜３４ｅ、４３ａ〜４３ｃ、４４ａ〜
４４ｃｄｊ１５．１６・・・・−・電流源、 １７．１３・・・・・・ＰＭＯ３Ｉ−ランジスタ、１９
．２０・・・・・・ＮＭＯＳトランジスタ、２５．２６
・・・・・・ＮＭＯＳトランジスタ、２７．２８・・・
・・・ＰＭＯ３）ランジスタ、２９．３０・・・・・・
ＮＭＯ３）ランジスタ、３１．３２・・・・・・電流源
、 １０１．２０１．３０１ 、４０１・・・・・・レベル
シフト回路、１０２．２０２・・・・・・スイッチ回路
。 ド、 ０３ Ｍ２Ｓ １０２：スイッチ回路 、本発明のスイッチ回路の原理を説明する間第２図。 １） ｉｉ） 第１実施例の動作の波形図 第４図 （ａ、） 第１実施１ 第： 例の回路図 ３図 Ａ Ａ （ノ
、 第２図は本発明のスイッチ回路の原理を説明する図、 第３．４図は本発明に係るレベル変換回路の第１実施例
を示す図であり、 第３図はその回路図、 第４図はその動作の波形図、 第５図は本発明に係るレベル変換回路の第２実施例を示
す回路図、 第６図は本発明に係るレベル変換回路の第３実施例を示
す回路図、 第７図は従来のレベル変換回路の回路図である。 ３．４・・・・・・ダイオード、 ５．６・・・・・・電流源、 ７．８・・−・・・ＰＭＯ３）ランジスタ、９．１０・
・・・・・ＮＭＯ５）ランジスタ、１１．１２．２１．
２２．４１．４２・・・・・・入力トランジスタ、１３
ａ、１３ｂ、１４ａ、１４ｂ、２３ａ、 ）］ ２３ｂ、２４ａ 、２４ｂ、３３ａ 〜３３ｅ、
’ダイオー３４ａ〜３４ｅ、４３ａ〜４３ｃ、４４ａ〜
４４ｃｄｊ１５．１６・・・・−・電流源、 １７．１３・・・・・・ＰＭＯ３Ｉ−ランジスタ、１９
．２０・・・・・・ＮＭＯＳトランジスタ、２５．２６
・・・・・・ＮＭＯＳトランジスタ、２７．２８・・・
・・・ＰＭＯ３）ランジスタ、２９．３０・・・・・・
ＮＭＯ３）ランジスタ、３１．３２・・・・・・電流源
、 １０１．２０１．３０１ 、４０１・・・・・・レベル
シフト回路、１０２．２０２・・・・・・スイッチ回路
。 ド、 ０３ Ｍ２Ｓ １０２：スイッチ回路 、本発明のスイッチ回路の原理を説明する間第２図。 １） ｉｉ） 第１実施例の動作の波形図 第４図 （ａ、） 第１実施１ 第： 例の回路図 ３図 Ａ Ａ （ノ
Claims (3)
- （１）第１のレベル振幅を有し、互いに反転関係にある
２値論理の入力信号を２つの入力トランジスタで受け、 該入力トランジスタの低電源出力側と低電位電源との間
に、それぞれ複数のレベルシフト素子を縦続接続し、 所定のｘ段およびｙ段のレベルシフト素子の部分から前
記入力信号をレベルシフトした信号を取り出し、 該レベルシフトした信号をＭＯＳトランジスタからなる
スイッチ回路で受け、 該スイッチ回路を通して第２のレベル振幅を有し、互い
に反転関係にある２値論理の出力信号を得るように構成
したことを特徴とするレベル変換回路。 - （２）前記入力トランジスタは、バイポーラトランジス
タからなり、各ベースに入力信号を受け、前記レベルシ
フト素子は、ダイオード接続したバイポーラトランジス
タからなることを特徴とする請求項１記載のレベル変換
回路。 - （３）前記入力トランジスタは、ＭＯＳトランジスタか
らなり、各ゲートに入力信号を受け、前記レベルシフト
素子は、ダイオード接続したＭＯＳトランジスタからな
ることを特徴とする請求項１記載のレベル変換回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015251A JP2545146B2 (ja) | 1990-01-25 | 1990-01-25 | レベル変換回路 |
| DE69119248T DE69119248T2 (de) | 1990-01-25 | 1991-01-24 | Schneller Pegelumsetzer |
| EP91100855A EP0439158B1 (en) | 1990-01-25 | 1991-01-24 | High speed level conversion circuit |
| US07/645,445 US5122692A (en) | 1990-01-25 | 1991-01-24 | High speed level conversion circuit including a switch circuit |
| KR1019910001223A KR940003807B1 (ko) | 1990-01-25 | 1991-01-25 | 고속 레벨 변환회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015251A JP2545146B2 (ja) | 1990-01-25 | 1990-01-25 | レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03220817A true JPH03220817A (ja) | 1991-09-30 |
| JP2545146B2 JP2545146B2 (ja) | 1996-10-16 |
Family
ID=11883638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015251A Expired - Lifetime JP2545146B2 (ja) | 1990-01-25 | 1990-01-25 | レベル変換回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5122692A (ja) |
| EP (1) | EP0439158B1 (ja) |
| JP (1) | JP2545146B2 (ja) |
| KR (1) | KR940003807B1 (ja) |
| DE (1) | DE69119248T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992017000A1 (en) * | 1991-03-20 | 1992-10-01 | Fujitsu Limited | Circuit for converting level |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05191263A (ja) * | 1992-01-16 | 1993-07-30 | Nec Corp | 半導体回路 |
| US5298808A (en) * | 1992-01-23 | 1994-03-29 | Vitesse Semiconductor Corporation | Digital logic protocol interface for different semiconductor technologies |
| CA2141058A1 (en) * | 1992-08-13 | 1994-03-03 | Ban P. Wong | Bicmos ecl-to-cmos level translator and buffer |
| US5539334A (en) * | 1992-12-16 | 1996-07-23 | Texas Instruments Incorporated | Method and apparatus for high voltage level shifting |
| US5343094A (en) * | 1993-01-13 | 1994-08-30 | National Semiconductor Corporation | Low noise logic amplifier with nondifferential to differential conversion |
| US5300835A (en) * | 1993-02-10 | 1994-04-05 | Cirrus Logic, Inc. | CMOS low power mixed voltage bidirectional I/O buffer |
| US5440244A (en) * | 1993-02-10 | 1995-08-08 | Cirrus Logic, Inc. | Method and apparatus for controlling a mixed voltage interface in a multivoltage system |
| US5450026A (en) * | 1994-07-27 | 1995-09-12 | At&T Corp. | Current mode driver for differential bus |
| US5546030A (en) * | 1994-12-30 | 1996-08-13 | Sgs-Thomson Microelectronics, Inc. | Differential high speed inductive driver with a bidirectional current limiting output stage |
| US7215043B2 (en) * | 2003-12-30 | 2007-05-08 | Ememory Technology Inc. | Power supply voltage switch circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4886164A (ja) * | 1972-02-17 | 1973-11-14 | ||
| JPS61136409A (ja) * | 1984-12-06 | 1986-06-24 | Trinity Ind Corp | 切削油剤濾過装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS544560A (en) * | 1977-06-14 | 1979-01-13 | Nec Corp | Semiconductor inverter circuit |
| US4191898A (en) * | 1978-05-01 | 1980-03-04 | Motorola, Inc. | High voltage CMOS circuit |
| US4356409A (en) * | 1979-06-29 | 1982-10-26 | Hitachi, Ltd. | Level conversion circuit |
| US4504747A (en) * | 1983-11-10 | 1985-03-12 | Motorola, Inc. | Input buffer circuit for receiving multiple level input voltages |
| JPS6119226A (ja) * | 1984-07-05 | 1986-01-28 | Hitachi Ltd | レベル変換回路 |
| JPH0763139B2 (ja) * | 1985-10-31 | 1995-07-05 | 日本電気株式会社 | レベル変換回路 |
| JPS6350209A (ja) * | 1986-08-20 | 1988-03-03 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
| JPH0736272B2 (ja) * | 1986-12-24 | 1995-04-19 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPS63164609A (ja) * | 1986-12-26 | 1988-07-08 | Fuji Photo Film Co Ltd | レベル変換回路 |
| JPH01132215A (ja) * | 1987-11-18 | 1989-05-24 | Fujitsu Ltd | 半導体装置 |
| US4849659A (en) * | 1987-12-15 | 1989-07-18 | North American Philips Corporation, Signetics Division | Emitter-coupled logic circuit with three-state capability |
| US4945258A (en) * | 1988-12-08 | 1990-07-31 | Grumman Aerospace Corporation | Monolithic gaAs high speed switch driver |
| JPH02246516A (ja) * | 1989-03-20 | 1990-10-02 | Hitachi Ltd | 半導体装置 |
-
1990
- 1990-01-25 JP JP2015251A patent/JP2545146B2/ja not_active Expired - Lifetime
-
1991
- 1991-01-24 US US07/645,445 patent/US5122692A/en not_active Expired - Fee Related
- 1991-01-24 DE DE69119248T patent/DE69119248T2/de not_active Expired - Fee Related
- 1991-01-24 EP EP91100855A patent/EP0439158B1/en not_active Expired - Lifetime
- 1991-01-25 KR KR1019910001223A patent/KR940003807B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4886164A (ja) * | 1972-02-17 | 1973-11-14 | ||
| JPS61136409A (ja) * | 1984-12-06 | 1986-06-24 | Trinity Ind Corp | 切削油剤濾過装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992017000A1 (en) * | 1991-03-20 | 1992-10-01 | Fujitsu Limited | Circuit for converting level |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910015124A (ko) | 1991-08-31 |
| DE69119248T2 (de) | 1996-09-19 |
| JP2545146B2 (ja) | 1996-10-16 |
| US5122692A (en) | 1992-06-16 |
| EP0439158B1 (en) | 1996-05-08 |
| DE69119248D1 (de) | 1996-06-13 |
| KR940003807B1 (ko) | 1994-05-03 |
| EP0439158A3 (en) | 1991-11-27 |
| EP0439158A2 (en) | 1991-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0231062A1 (en) | Level conversion circuit | |
| JP2006121654A (ja) | レベル変換回路 | |
| JPH03220817A (ja) | レベル変換回路 | |
| KR970067344A (ko) | 레벨 변환 회로 및 반도체 집적회로 | |
| KR100263785B1 (ko) | 상보형 금속 산화막 반도체 회로 | |
| JPH06216759A (ja) | 半導体集積回路装置 | |
| US6144240A (en) | Low noise buffer circuit for increasing digital signal transition slew rates | |
| JPH09200004A (ja) | レベル変換回路 | |
| JP3082336B2 (ja) | Ｅｃｌ−ｃｍｏｓレベル変換回路 | |
| EP0437605A1 (en) | Bi-cmos clock driver with reduced crossover current | |
| JPS60237724A (ja) | 相補形ｍｏｓ論理ゲ−ト | |
| JP2864949B2 (ja) | レベル変換回路 | |
| JP4588436B2 (ja) | レベルシフタ回路 | |
| JPH08181600A (ja) | レベルシフト回路 | |
| JP2001111412A (ja) | 入力信号レベル変換回路及び液晶表示装置 | |
| JP2000194432A (ja) | Ｃｍｏｓロジック用電源回路 | |
| JPH0529847A (ja) | 能動負荷回路及びそれを用いた差動増幅器 | |
| JPH11122092A (ja) | 信号レベル変換回路 | |
| JPH0210763A (ja) | 半導体集積回路 | |
| JPS63164526A (ja) | レベルコンバ−タ | |
| JP2546398B2 (ja) | レベル変換回路 | |
| JP4273881B2 (ja) | 差動信号出力回路及びそれを内蔵した半導体集積回路 | |
| JP2550942B2 (ja) | Ｃｍｏｓ型論理集積回路 | |
| JPH04306915A (ja) | レベル変換回路 | |
| JP2785576B2 (ja) | レベル変換回路 |