SU1046924A1 - Устройство дл задержки импульсов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСОВ, содержащее соединенные последовательно первый логический элемент, врем задающую RC-цепь, второй логический элемент, о-т  ич ающе е с   тем, что/ с целью повышени  его помехоустойчивости и расширени  диапазона реализуемых задержек, в него введен логический элемент со свободным коллектором , причем входы логического элемента со свободным коллектором включены параллельно входам первого логического элемента, а выход элемента со свободным коллектором Соединен с выходом врем эадающей ЙС-цепи.

Description

4 OD СО ts3 4

фуг.

Изобретение относитс  к импульсной технике и может быть использовано в различных устройствах, требующих задержки переключени  логических .элементов, в частности в формировател х импульсов из перепадов напр жени , в ждущих мультивибр торах и т.д.

Известно устройство дл  задержки импульсов, содержащее RS -триггер на двух элементах И-НЕ, инверто выход которого подключен к одному из входов RS-триггера, интегрирующую RC -цепь, выход которой подключен к входу инвертора и к другому входу R5-триггера, входной инвертор , выход которого подключен к входу интегрирующей RCr-цепи и последовательную диодно-резистивную RC-цепь, подключенную параллельно резистору интегрирующей цепи, при этом катод диода подключен к выходу входного инвертора Cl.

Однако устройство обладает пониженной помехоустойчивостью, что объ сн етс  падением напр жени  на диоде и сопротивлении диодно-резистивной цепочки и на сопротивлении резистора интегрирующей ftC -цепи от протекани  входных токов схемы И-НЕ. Другой недостаток заключаетс  в ограничении посто нной времени RC интегрирующей цепи. Последнее объ сн етс  возможностью самовозбуждени  элементов И-НЕ при низкой скорости изменени  напр жени  на их входах, в частности эта скорость будет понижатьс  за счет закрывани  диода при положительных напр жени х на входе элемента И-НЕ, близких к порогу переключени  этих элементо

Наиболее близкими по технической сущности к предлагаемым  вл ютс  элементы задержки, содержащие первый логический элемент, дифференцирующую или интегрирующую RC -цепь и второй логический элемент, соединенные последовательно С2.

Устройство обладает существенным недостатком, который определ етс  протеканием входных токов второго логического элемента .через сопротивление резистора RC-цепи. Эти токи создают на резисторе некоторое падение напр жени  Ug . При увеличении номинала резистора величина UBXO также увеличиваетс . В результате разница между пороговым напр жением и tJex о уменьшаетс . Уменьшение разницы Ufipp- Ugjj - приводит к снижению помехоустойчивости элемента . Поскольку помехоустойчивость логических элементов, выполненных на микросхемах, составл ет дес тые доли вольта, то снижение помехоустойчивости из-за увеличени  существенным образе вли ет на работоспособность элемента задержки.

Повысить помехоустойчивость путе снижени  величины нс иинала резистора RC -цепи не удаетс  по двум  причинам. Во-первых, с уменьшением номинала этого резистора уменьшаетс величина верхнего уровн  входного напр жени  Ug подаваемого на вход второго логического элемента. Разность (Upy -U p уменьшаетс , что также приводит к снижению помехоустойчивости . При величине номинала резистора меньше некоторого значени  rnin устройство Становитс  неработоспособным Во-вторых, уменьшение номинала резистора увеличивает ток нагрузки первого логического элемента. Это может вывести иэ стро выходные транзисторы первого логического элемента.

Таким образом, при любой величине противлени  резистора RC-цепипомехоустойчивость элемента задержки будет снижена.

Другим недостатком элемента задержки  вл етс  ограниченный диапазон реализуемых задержек. Это объ сн етс  двум  причинами. Во-первых, ограниченностью диапазона возможных значений резистора Rc-цепи, и, как следствие, ограниченностью возможных значений посто нной времени RC -цепи, равной Т R. . Во-вторых, повышенным значением напр жени  При росте счет входных токов второго логического элемента , разность UPJ, уменьшаетс . Поскольку разность Uf, уменьшаетс , то изменение напр жени  на выходе RC-цепи от будет занимать меньший промежуток времени. Поэтому врем  задержки t реализуемое элементом задержки, сокращаетс .

Цель изобретени  - повышение помехоустойчивости устройства дл  задержки импульсов и расширение диапазона реализуемых Зсщержек.

Поставленна  цель достигаетс  тем, что в устройство дл  задержки импульсов, содержащее соединенные последовательно первый логический элемент, врем задающую RC-цепь и второй логический элемент, введен логический элемент со свободным коллектором, причем входы логического элемента со свободным коллектором включены параллельно соответствующим входам первого логического элемента, а выход логического элемента со свободным коллектором соединен с выходом врем задак цей RC -цепи.

На фиг. 1 представлена функциональна  схема устройства; на фиг. 2временна  диаграмма ее работы дл  случа , когда Rt-цепь задана в виде интегрирующей Rc-цепи. Устройство содержит первый логи ческий элемент 1, врем задающую RC-цепь 2, второй логический элемент 3, соединенные последовательно и элемент 4 со свободным коллектором . В качестве логических элементов 1, 3 и 4 могут использоватьс , например, инвертор, элементы Н-НЕ, И-ИЛИ-НЕ и Т.П-. , а в качестве врем задающей рС -цепи - как дифференцирующа , так и интегрирующа  RC-цепи. Логический элемент 1 и ло гический элемент 4 однотипны по выполн емым функци м, но на выходе со свободным коллектором установле транзистор 5, коллектор которого не подключен к источнику питани . Входы элемента 4 со свободным Kohлектором соединены параллельно соо ветствующим входам первого логичес кого элемента, а выход элемента 4 со свободным коллектором - с точко соединени  выхода врем задающей RC -цепи с входом второго логического элемента. Рассмотрим работу предлагаемого устройства при помощи временной диаграммы (фиг. 2). Пусть в исходном состо нии на в дах логического элемента 1 присутствует высокий уровень U (фиг. 2 с() тогда на его выходе будет низкий уровень напр жени , равный U , Выходной транзистор 5 логического элемента 4 также будет открыт и на щен. Входные токи, идущие со входо второго логического элемента 3, бу дут замыкатьс  на корпус через открытый и насыщенный транзистор 5 элемента 4 со свободным коллектором Независимо от величины сопротивлени  резистора врем задающей цепи RC -цепи 2 напр жение на входах вто рого логического элемента будет равно и., Дфиг. 2Б1. На выходе второ го логического элемента 3 присутств ет высокий уровень U (фиг. 26) . Пусть в некоторый момент времени tji напр жение на входах первого логического элемента 1 стало равным (фиг. 2 c( Начинаетс  перезар дка конденсатора RC-цепи 2 по направлению к уровню и . Напр жение на входе второго логического элемен та 3 начинает нарастать (фиг. 26). Одновременно закрываетс  выходной транзистор 5 элемента 4 со свободным коллектором. Закрытый транзистор 5 .не оказывает вли ни  на процесс перезар дки конденсатора в RC -цепи 2. Спуст  некоторое врем  t напр жение на входе второго логического элемента 3 достигает величины Uqop (фиг. 26). Происходит переключение второго логического элемента 3 и напр жение на его выхо де станобитс  равным U (фиг.2в} Это состо ние сохран етс  до тех пор, пока на входах первого логического элемента присутствует уровень, равный и. Пусть в некоторый момент времени t . напр жение на входах первого логического элемента 1 скачком вырастает до и (фиг. 2 с) . Тогда первый логический элемент переключаетс  таким образом, что его выходное напр жение переходит с высокого уровн  и на низкий уровень U Одновременно открываетс  и входит в насыщение выходной транзистор 5 элемента 4 со свободным коллектором. Конденсатор RC-цепи быстро разр жаетс  через малое сопротивление открытого и насыценного транзистора 5. Напр жение на входах второго логического элемента снижаетс  до уровн  и з (фиг. 25), а напр жение на выходе второго логического элемента становитс  равным U-, (фиг. 2в| . Отсюда следует, что при подаче на вход перЬого логического элемента 1 высокого уровн  и напр же- i ние на входах второго логического элемента 3 фиксируетс  на уровне кэн определ емом открытым и насыщенным транзистором 5. Так как падение напр жени  на открытом и насыщенном транзисторе почти не зависит от протекающего через транзис|Тор тока, то уровень напр жени  на входах второго элемента 3 равно U,( эн независимо от сопротивлени  резистора врем задаюцей RC -цепи 2, Благодар  этому помехоустойчивость второго логического элемента и всего устройства дл  задержки импульсов в целом существенно возрастает. Так как диапазон изменени  напр жени  на выходе второго логического элемента увеличиваетс  (увеличиваетс  величина разности напр жений - Ug Р ), то увеличиваетс  и диапазон изменени  времени -t , , реализуемый устройством. Кроме того, поскольку величина напр жени  на входах второго логического элемента при открытом транзисторе 5 не зависит от величины резистора .RC-цепи, то по вл етс  возможность расширить диапазон допустимых значений сопротивлени  резистора RC-цепи. Последнее так же позвол ет расширить диапазон реализуемых устройством задержек. Таким образом, использование элемента со свободным коллектором дл  фиксации напр жени  на входе второго логического элемента позвол ет привести нижний уровень напр жени  на входе второго логического элемента к стандартному уровню, используемому в микросхемах. БлагодаР  этому, предлагаемое устройство

дл  задержки импульсов по сравнению .с прототипом дает технико-экономи ческий эффект, заключающийс  в

.повышении помехоустойчивости и расширении диапазона реализуемых устройством задержек.

(put. г

Claims (1)

1. УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСОВ, содержащее соединенные последовательно первый логический элемент, времязадающую RC-цепь, второй логический элемент, от лич а ю щ е е с я тем, что, с целью повышения его помехоустойчивости и расширения диапазона реализуемых задержек, в него введен логический элемент со свободным коллектором, причем входы логического элемента со свободным коллектором включены параллельно входам первого логического элемента, а выход элемента со свободным коллектором соединен с выходом времяэадающей ЙС-цепи.

   SU „1046924