SU843204A1 - Устройство дл формировани задержкии длиТЕльНОСТи иМпульСА - Google Patents

Description

Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах. .

Известны устройства формирования задержки импульса, содержащие логические элементы и интегрирующие R С — цепочки · $ W·

Однако известные устройства содержат большое количество элементов и имеют ограниченные функциональные возможности, так как формируют или задержки, или длительность импульса.

Известно устройство, в котором осуществляется и задержка, и формирование длительности импульса, обеспечиваемые триггером с раздельными. входами , ждущими мультивибратором и промежуточным клапаном с тремя входами, к одному из которых подключен через конденсатор анод диода и один из' выходов триггера, один из раздельных входов которого подключен к выходу ждущего мультивибратора, второй вход и выход подключены к двум входам промежуточного клапайа, к выхо2 ду которого подключен вход ждущего муль-» тивибратора О’!·

Эго устройство характеризуется ограниченными функциональными возможностями устройства формирования, не позволяющими работать с входными импульсами, длительность которых меньше времени задержки, отсутствиям диода и конденсатора на входе, что ухудшает помехоустойчивость при приеме сигналов с линии связи, большим количеством интегральных схем (клапанов). ‘ Цель изобретения - упрощение устрой ства и расширение его функциональных возможностей^

Указанная цель достигается тем, что в устройстве для формирования задержки и длительности импульса, содержащем блок задержки и блок формирования длительности импульса, блок задержки выполнен на двухвходовом логическом элементе И - НЕ к входам которого соответственно подключены две £ С — цепочки, другими концами подключенные к общей шине источника питания, а блок формирования дли— ³ 843204 тельности импульса, вход которого соединен с выходом блока задержки, содержит последовательно соединенные PC - цепочку и элемент И - НЕ.

. На фиг . 1 представлена принципиальная электрическая схема устройства,.для формирования задержки и длительности! импульса; на фиг. 2 — временные диаграммы его работы.

Устройство формирования задержки и ю длительности импульса содержит элемент И - НЕ 1, к одному из входов которого через диод 2 подключен вход устройства 3, и · R С — цепочка, состоящая из конденсатора 4 и резистора 5. Ко второму 15 входу элемента И - НЕ подключена R Сцепочка, состоящая из'конденсатора 6 и резистора 7. Выход элемента И - НЕ 1 через R С — цепочку, состоящую из конденсатора 8 и резистора 9 ,. подключен ко ²⁰ входу элемента И - НЕ 10, выход которого является выходом 11 устройства.

Устройство работает следующим образом.

²⁵

На один из входов элемента И - НЕ 1 через диод· 2 подается входной импульс, который заряжает конденсатор 4, К второму входу этого элемента подключен конденса—

ЭА тор- 6 и резистор 7. После того, как конденсатор 4 заряжен, входным вытекающим током заряжается конденсатор 6. Время заряда этого конденсатора определяется его величиной и сопротивлением резистора в базовой цепи многоэмиттерного ³⁵ транзистора микросхемы. Величина емкости конденсатора 6 выбирается с таким расчетом, чтобы время заряда этого конденсатора до напряжения U равнялось длительности задержки. После того , как кон- ⁴⁰ денсатор 6 зарядится, срабатывает элемент' И — НЕ 1, и на входе его значение логического О, что обеспечивает возможность протекания тока заряда через конденсатор 8. Длительность протекания ⁴⁵ этого тока определяет длительность стробирующего импульса. Резистор 5 предназначен для расширения входного импульса до величины, перекрывающей время задержки 4;^ , а резистор 7 предназначен 50 для разряда конденсатора 6 после того, как напряжение на втором входе элемен та И - НЕ 1 станет равным нулю. Величина сопротивления этого резистора выбирается с таким расчетом, чтобы , во первых , при незаряженном конденсаторе 6 можно было обеспечить уровень логического нуля на этом входе инвертора и, во - вторых , чтобы время разряда конденсатора 6 через этот резистор было не больше интервала следования входных импульсов. Резистор 9 предназначен для разряда конденсатора 8 и выбирается таким, чтобы при открытом выходном транзисторе элемента И — НЕ 1 обеспечить) уровень логической единицы за счет собственного входного вытекающего тока;

Предлагаемое устройство формирования задержки и длительности импульса по сравнению с известными является более экономичным, обладает большими функциональными возможностями и позволяет довольно просто формировать импульс определенной длительности, задержанный относительно переднего фронта входного импульса и не зависящий в определенных пределах от его длительности.

Claims (2)

1. IИзобретение относитс  к импульсной технике и может быть использовано в ровых устройствах, , Известны устройства формировани  задержки импульса, содержащие логические элементы и интегрирующие Т С - цепочки Однако известные устройства содержат большое количество элементов и имеют ограниченные функциональные возможности так как формируют или задержки, или олн тельность импульса. Известно устройство, в котрром осуществл етс  и задержка, и формирование длительности импульса, обеспечиваемые триггером с раздельными. входами , ждущими мультивибратором и промежуточным клапаном с трем  входами, к одному из которых подключен через конденсатор анод .диода и один иаГ выходов триггера, один из раздельных входов которого подключен к выходу ждущего мультивибратор второй вход и выход подключены к двум входам промежуточного клапана, к выхо ду которого подключен вход ждущего мулы тивибратора L2j, Это устройство характеризуетс  ограниченными функциональными возможност ми устройства формировани , не позвол ющими работать с входными импульсами, длительность которых меньше времени задержки, отсутстви м диода и конденсатора на входе , что ухудщает помехоустойчивость при приеме сигналов с линии св зи, большим количеством интегральных схем (клапанов). Цель изобретени  - упрощение устрой ства и расширение его функциональных возможн остеит Указанна  цель достигаетс  тем, что в устройстве дл  формировани  задержки и длительности импульса, содержащем блок задержки и блок формировани  длительности импульса, блок задержки выполнен на двухвходовом логическом элементе И - НЕ к входам которого соответственно подключены две Т С - цепочки, другими концами подключенные к общей шине источника питани , а блок формировани  дли38 гельносгн импульса, вход которого соедин с выходом блока аадерискн, содержит посл довательно соединенные RC - цепочку и элемент И - НЕ. . На фиг . 1 представлена принципиальна  электрическа  схема устройства дл  формировани  задержки и длительности импульса; на фиг. 2 времеггаые диагршл мы его работы. Устройство формировани  задержки и длительности импульса содержит элемент И - НЕ 1, к одному из входов которого через диод 2 подключен вход устройства 3, и R С - цепочка, состо ща  иа конденсатора 4 и резистора 5. Ко второму входу элемента И - НЕ подключена R Сцепочка , состо ща  изконденсатора 6 и резистора 7. Выход элемента И - НЕ 1 через R С цепочку, состо щую из конденсатора 8 и резистора 9 ,. подключен ко входу элемента И - НЕ 10, выход которо го  вл етс  выходом 11 устройства. Устройство работает следующим образом . На один из входов элемента И - НЕ 1 через диод-2 подаетс  входной импульс, который зар жает конденсатор 4, К второ входу этого элемента подключен конденсатор 6 и резистор 7. После того, как конденсатор 4 зар жен, входным вытекающим током зар жаетс  конденсатор 6. Врем  зар да этого конденсатора определ етс  его величиной и сопротивлением резистора в базовой цепи многоэмиттерного транзистора микросхемы. Величина емкости конденсатора 6 выбираетс  с таким расчетом, чтобы врем  зар да этого конденсатора до напр жени  U равн лось длительности задержки. После того , как конденсатор 6 зар дитс , срабатывает элемент И - НЕ 1, и на входе его значение логического .О, что обеспечивает возможность протекани  тока зар да через конденсатор 8. Длительность протекани  этого Tofca определ ет длительность стробирующего импульса. Резистор 5 предназначен дл  расширени  входного импульса до величины, перекрывающей врем  задержки t/ , а резистор 7 .предназначен дл  разр да конденсатора 6 после того, как напр жение на втором входе элемен4 та И - НЕ 1 станет равным нулю. Величина сопротивлени  этого резистора вы- бираетс  с таким расчетом, чтобы , во первых , при незар женном конденсаторе 6 можно было обеспечить уровень логического нул  на этом входе инвертора и, во - вторых , чтобы врем  разр да конденсатора 6 через этот резистор было не больще интервала следовани  входных импульсов . Резистор 9 предназначен дл  разр да конденсатора 8 и выбираетс  таким , чтобьг при открытом выходном транзисторе элемента И - НЕ 1 обеспечить уровень логической единицы за счет собственного входного вытекающего тока; Предлагаемое устройство формировани  задержки и длительности импульса по сравнению с известными  вл етс  более экшомичным , обладает бопьщими функциональными возможност ми и позвол ет довольно просто формировать импульс определенной длительности, задержанный относительно переднего фронта входного импульса и не завис щий в определенных пределах от его длительности. Формула изобретени  Устройство дл  формировани  задержки и длительности импульса, содержащее блок формировани  длительности импульса , отличающеес  тем, что, с целью упрощени  и расширени  его функциональных возможностей, блок задержки выполнен на двухвходовом логическом элементе И - НЕ, к входам которого соответственно подключены две R С - цепочки , другими концами подключенные к общей щине источника питани , а блок формировани  длительности импульса , вход которого соединен с выходом блока задержки , содержит последовательно соединенные Я С - цепочку и элемент И - НЕ. Источники информации , прин тые во внимание при экспертизе 1.За вка ФРГ №2533427, кл. Н ОЗ К 5/23, 04.08.77.
2. 2.Авторское свидетельство СССР N 501474, кл. Н 03 К 5/13, 05.04.76 (прототип).

   tf,

   ttixM

   I /.

   УМ