RU2074511C1 - Формирователь импульсов - Google Patents
Формирователь импульсов Download PDFInfo
- Publication number
- RU2074511C1 RU2074511C1 SU4810197A RU2074511C1 RU 2074511 C1 RU2074511 C1 RU 2074511C1 SU 4810197 A SU4810197 A SU 4810197A RU 2074511 C1 RU2074511 C1 RU 2074511C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- trigger
- pulse
- flip
- Prior art date
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Использование: в автоматизированных системах управления стендовыми испытаниями энергодвигательных установок в качестве формирователя управляющих высокостабильных импульсов в широком диапазоне длительностей, а также в составе общепромышленных АСУТП, работающих в сложной помеховой обстановке. Сущность изобретения: устройство позволяет формировать управляющие высокостабильные импульсы в широком диапазоне длительностей, что определяется его структурой, не содержащей пассивных элементов - конденсаторов и резисторов. Формирователь импульсов реализован на двух D - триггерах 3 и 5, элементе И-НЕ 6 и элементе НЕ 4, технологичен и может быть выполнен в виде микросхемы. 2 ил.
Description
Изобретение относится к импульсной технике и может быть использовано в автоматизированных системах управления стендовыми испытаниями энергодвигательных установок в качестве формирователя управляющих высокостабильных импульсов в широком диапазоне длительностей. Кроме того, формирователь импульсов может широко использоваться в составе общепромышленных АСУТП, работающих в сложной помеховой обстановке. Цель изобретения повышение помехозащищенности формирователя при одновременном расширении диапазона формируемых длительностей импульсов. Устройство позволяет формировать управляющие высокостабильные импульсы в широком диапазоне длительностей, что определяется его структурой, не содержащей элементов, выполненных на пассивных компонентах конденсаторов и резисторов. Формирователь импульсов реализуется полностью на логических элементах, технологичен и может быть выполнен в виде микросхемы.
Изобретение относится к импульсной технике и может использоваться в автоматизированных системах управления стендовыми испытаниями энергодвигательных установок (ЭУ) в качестве формирователя управляющих высокостабильных импульсов в широком диапазоне длительностей.
При автоматизации стендовых испытаний ЭУ в зависимости от технологии и цели испытаний необходимо выдавать в систему управления последовательность управляющих импульсов, имеющих длительность от десятков наносекунд до сотен секунд.
Стендовые информационно-управляющие системы (ИУС) работают в едином масштабе времени, поэтому к длительности фронтов импульсов предъявляются очень жесткие требования tфр≅ 2 нс при одновременном обеспечении стабильности плоской части импульса.
Стендовые ИУС имеют сложную топологию на площади порядка 1 кв.км. Испытательное сооружение (стенд) насыщено электроавтоматикой, создающей сложную помеховую обстановку при срабатывании. Действие помех приводит к искажению длительности формируемых импульсов и сбоям при выполнении управляющей циклограммы, что в свою очередь снижает эффективность отработки дорогостоящих сложных физических объектов за счет перерасхода рабочих компонентов и ресурса изделий.
Таким образом, задача обеспечения помехозащищенности устройства при одновременном расширении диапазона формируемых длительностей импульсов является актуальной.
Известен формирователь импульсов, выполненный в виде микросхемы и ряда навесных элементов, реализующих времязадающую цепь [1] Недостатками устройства аналога [1] являются узкий диапазон формирования длительностей, в котором обеспечивается стабильная работа формирователя и одновременно его низкая помехозащищенность. Указанные недостатки препятствуют использованию устройства аналога [1] в стендовых информационно-управляющих системах.
Известен формирователь импульсов, содержащий два триггера, элемент НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ [2]
Устройство аналог [2] имеет более широкий диапазон формирования длительностей, но при условии отсутствия помех по цепям управления. При действии помех устройство неработоспособно, что препятствует его использованию в стендовых ИУС.
Устройство аналог [2] имеет более широкий диапазон формирования длительностей, но при условии отсутствия помех по цепям управления. При действии помех устройство неработоспособно, что препятствует его использованию в стендовых ИУС.
Наиболее близким по технической сущности к предложенному техническому решению является формирователь импульсов, содержащий первый и второй D-триггеры, элементы НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ, И-НЕ, входную, управляющую и выходные шины [3]
Устройство прототип [3] выполнено на логических элементах, не сложно при реализации и может быть в виде интегральной микросхемы.
Устройство прототип [3] выполнено на логических элементах, не сложно при реализации и может быть в виде интегральной микросхемы.
Однако устройство прототип [3] обладает низкой помехозащищенностью. Так, при действии помех типа "дробление" или наложении помехи на полезный сигнал, смесь сигнала и помехи поступит на второй вход элемента И-НЕ и на выходе устройства будет искаженный сигнал. Таким образом, диапазон формируемых длительностей устройства прототипа [3] определяется статистическими характеристиками помех при одновременном наложении ограничений на параметры управляющих/входных сигналов.
Таким образом, низкая помехозащищенность устройства прототипа [3] не позволяющая осуществлять формирование импульсов в широком диапазоне длительностей препятствует его применению в стендовых ИУС.
Целью изобретения является повышение помехозащищенности устройства при одновременном расширении диапазона длительностей формируемых импульсов.
Поставленная цель достигается тем, что в формирователе импульсов, содержащем первый и второй D-триггеры, элемент И-НЕ и элемент НЕ, D-вход первого D-триггера соединен с информационной шиной, С-вход первого D-триггера и вход элемента НЕ объединены и соединены с шиной управления, прямой выход первого D-триггер соединен с D-входом второго D-триггера и первым входом элемента И-НЕ, выход элемента НЕ соединен с С-входом второго D-триггера, инверсный выход которого соединен со вторым входом элемента И-НЕ, выход которого является выходом устройства.
Введение отличительных признаков позволяет проявлять заявленную совокупность нового свойства расширение диапазона длительностей формируемых импульсов, что позволяет сделать вывод о соответствии заявленного решения критерию "существенные отличия". Анализ известных в науке и технике решений показал на отсутствие в них признаков, заявленных в качестве отличительных.
На фиг. 1 приведена схема формирователя импульсов; на фиг. 2 временные диаграммы, иллюстрирующие работу формирователя.
Формирователь импульсов содержит информационную шину, обозначенную как вход 1, шину управления, обозначенную как вход 2, первый D-триггер 3, D-вход которого соединен с входом 1, а С-вход с входом 2, второй D-триггер 5, D-вход которого соединен с прямым выходом первого D-триггера 3, элемент НЕ 4, вход которого соединен с С-входом первого D-триггера 3, а выход элемента НЕ 4 соединен с С-входом второго D-триггера 5, элемент И-НЕ 6, первый вход которого соединен с прямым выходом первого D-триггера 3 и D-входом второго D-триггера 5, а второй вход элемента И-НЕ 6 соединен с инверсным выходом второго D-триггера 5, причем выход элемента И-НЕ 6 является выходом формирователя импульсов.
Формирователь импульсов работает следующим образом.
В исходном состоянии на входе 1 (ось t1, фиг.2) присутствует сигнал логического "0", на выходе первого D-триггера 3 (ось t3, фиг.2) присутствует сигнал логического "0", на инверсномвыходе второго D-триггера 5 - сигнал логической единицы (ось t4, фиг.2), на выходе элемента И-НЕ 6 также сигнал логической единицы.
На вход 2, С-вход первого D-триггера 3 и вход элемента НЕ 4 (ось t2, фиг. 2) поступают частотные тактические импульсы, полупериод которых равен длительности импульса с выхода формирователя.
При поступлении импульса высокого уровня на информационной шине на D-вход первого D-триггера 3 передним фронтом импульса тактирующей частоты происходит запись, в результате чего на выходе первого D-триггера 3 (ось t3, фиг. 2) появляется уровень логической "1", который одновременно поступает на первый вход элемента И-НЕ 6. Так как на втором выходе элемента И-НЕ 6 присутствует сигнал логической "1", то на его выходе появится сигнал логического "0".
Задний фронт импульса тактирующей частоты инвертируется элементом НЕ 4 и осуществляет запись входного сигнала с выхода первого D-триггера (ось t3, фиг. 2), в результате чего на выходе второго D-триггера появится сигнал логического "0", который поступает на второй вход элемента И-НЕ, на выходе которого появляется сигнал высокого уровня. Таким образом, на выходе элемента И-НЕ 6 формируется сигнал низкого уровня, длительность которого равна полупериоду частотного сигнала, поступающего по шине управления на вход 2.
При снятии сигнала высокого уровня с информационной шины по входу 1, сигнал низкого уровня передним фронтом тактирующего частотного сигнала записывается первым D-триггером, а затем задним фронтом тактирующего частотного сигнала с выхода первого D-триггера 3 записывается вторым D-триггером 5. Схема возвращается в исходное состояние и готова к приему следующего импульса.
Предложенный формирователь импульсов технологичен, не содержит пассивных элементов (RC-цепей) и может быть выполнен в виде интегральной схемы. На дату подачи заявки разработан физический макет с использованием серий микросхем: К500, К555, К651. Проведенные экспериментальные исследования показали, что наибольшей помехозащищенностью формирования импульсов в широком диапазоне длительностей обладает формирователь импульсов на микросхемах серии К500.
Claims (1)
- Формирователь импульсов, содержащий два D-триггера, элемент И НЕ, элемент НЕ, вход которого соединен с шиной управления и C-входом первого D-триггера, D-вход которого соединен с информационной шиной, выход элемента НЕ соединен с C-входом второго D-триггера, выход элемента И НЕ соединен с выходной шиной, отличающийся тем, что, с целью повышения его помехозащищенности и расширения диапазона длительности формируемых импульсов, прямой выход первого D-триггера соединен с D-входом второго D-триггера и с одним из входов элемента И НЕ, другой вход которого соединен с инверсным выходом второго D-триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4810197 RU2074511C1 (ru) | 1990-04-04 | 1990-04-04 | Формирователь импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4810197 RU2074511C1 (ru) | 1990-04-04 | 1990-04-04 | Формирователь импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2074511C1 true RU2074511C1 (ru) | 1997-02-27 |
Family
ID=21506106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4810197 RU2074511C1 (ru) | 1990-04-04 | 1990-04-04 | Формирователь импульсов |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2074511C1 (ru) |
-
1990
- 1990-04-04 RU SU4810197 patent/RU2074511C1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР N 790186, кл. H 03 K 5/135, 1980. Авторское свидетельство СССР N 1018215, кл. H 03 K 5/135, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6535057B2 (en) | Programmable glitch filter | |
CN109709475A (zh) | 输入/输出总线中的毛刺检测 | |
WO1996021276A1 (en) | Clock noise filter for integrated circuits | |
JPH07202686A (ja) | パルス発生器 | |
Breuer et al. | Process aggravated noise (PAN): New validation and test problems | |
US6064247A (en) | Multiple frequency clock generation and synchronization | |
EP0384918B1 (de) | Verfahren und Anordnung zum Anpassen eines Taktes an ein plesiochrones Datensignal und zu dessen Abtakten mit dem angepassten Takt | |
US3676699A (en) | Asynchronous pulse width filter | |
RU2074511C1 (ru) | Формирователь импульсов | |
US5525921A (en) | Logic suppression of input and ground spikes for synchronized inputs | |
US6826736B2 (en) | Shape based noise tolerance characterization and analysis of LSI | |
JPH10290146A (ja) | グリッチ信号を除去するための回路 | |
US4282488A (en) | Noise eliminator circuit | |
KR100366137B1 (ko) | 내부클럭신호발생방법및장치 | |
US7081780B2 (en) | Reset circuitry for an integrated circuit | |
KR960016809B1 (ko) | 트리거 마스킹 기능을 갖는 트리거 신호 발생 회로 | |
Wang et al. | Electromagnetic interference and digital circuits: An initial study of clock networks | |
JPH1093403A (ja) | ノイズ除去バスレシーバ | |
WO2004015863A2 (en) | Active pulsed scheme for driving long interconnects | |
KR0139427B1 (ko) | 해저드 펄스 제거회로 | |
SU843204A1 (ru) | Устройство дл формировани задержкии длиТЕльНОСТи иМпульСА | |
Wu et al. | A testing scheme for crosstalk faults based on the oscillation test signal [VLSI] | |
CN111865271B (zh) | 一种延时电路、方法、防止信号误触发电路和集成电路 | |
US5097158A (en) | Digital noise feedthrough reducer and synchronizer for mixed-signal integrated circuit | |
Moll et al. | Measurement of crosstalk-induced delay errors in integrated circuits |