JPH1093403A - ノイズ除去バスレシーバ - Google Patents
ノイズ除去バスレシーバInfo
- Publication number
- JPH1093403A JPH1093403A JP8246029A JP24602996A JPH1093403A JP H1093403 A JPH1093403 A JP H1093403A JP 8246029 A JP8246029 A JP 8246029A JP 24602996 A JP24602996 A JP 24602996A JP H1093403 A JPH1093403 A JP H1093403A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- pulse signal
- circuit
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 ノイズを除去し、他の回路と同期が容易なバ
スレシーバの提供。 【解決手段】 波形入力部は第１の差動増幅回路２の第
１の入力部と第２の差動増幅回路３に入力され、第１の
リファレンス電位は第１の差動増幅回路２に入力され、
第２のリファレンス電位は第２の差動増幅回路３に入力
され、第１の差動増幅回路２の出力は排他的論理和回路
４とセレクタ５に接続され、第２の差動増幅回路３の出
力は排他的論理和回路４とセレクタ５と第１のフリップ
フロップ回路６に接続され、排他的論理和回路４の出力
は第１のフリップフロップ回路６のクロック入力部に接
続され、第１のフリップフロップ回路６の出力はセレク
タ５の選択信号となり、セレクタ５の出力は第２のフリ
ップフロップ回路７のデータ入力部に接続され、外部ク
ロックは第２のフリップフロップ回路７のクロック入力
部に入力される。
スレシーバの提供。 【解決手段】 波形入力部は第１の差動増幅回路２の第
１の入力部と第２の差動増幅回路３に入力され、第１の
リファレンス電位は第１の差動増幅回路２に入力され、
第２のリファレンス電位は第２の差動増幅回路３に入力
され、第１の差動増幅回路２の出力は排他的論理和回路
４とセレクタ５に接続され、第２の差動増幅回路３の出
力は排他的論理和回路４とセレクタ５と第１のフリップ
フロップ回路６に接続され、排他的論理和回路４の出力
は第１のフリップフロップ回路６のクロック入力部に接
続され、第１のフリップフロップ回路６の出力はセレク
タ５の選択信号となり、セレクタ５の出力は第２のフリ
ップフロップ回路７のデータ入力部に接続され、外部ク
ロックは第２のフリップフロップ回路７のクロック入力
部に入力される。
Description
【０００１】
【発明の属する技術分野】本発明はバスレシーバに関
し、特に、ノイズを除去する機能を持つバスレシーバに
関する。
し、特に、ノイズを除去する機能を持つバスレシーバに
関する。
【０００２】
【従来の技術】従来の技術としては、たとえば、「特開
昭６３−１５２２１４号公報」記載の技術がある。この
技術においては、まず入力信号の立ち上がりとたち下が
りとの論理和をクロック発信器からのクロックで動作す
るカウンタで受け取る。次に、カウンタの出力をフリッ
プフロップのクロック端子に入力し、入力信号をこのフ
リップフロップのデータ端子に入力し、ノイズを除去す
るものである。
昭６３−１５２２１４号公報」記載の技術がある。この
技術においては、まず入力信号の立ち上がりとたち下が
りとの論理和をクロック発信器からのクロックで動作す
るカウンタで受け取る。次に、カウンタの出力をフリッ
プフロップのクロック端子に入力し、入力信号をこのフ
リップフロップのデータ端子に入力し、ノイズを除去す
るものである。
【０００３】
【発明が解決しようとする課題】上述した従来の技術に
おいては、クロック発信器からのクロックをカウンタに
入力してからさらに、フリップフロップのクロック端子
に入力するため、この技術の回路と情報を伝達しあう他
の回路とのクロックの同期が非常に難しいという問題が
ある。
おいては、クロック発信器からのクロックをカウンタに
入力してからさらに、フリップフロップのクロック端子
に入力するため、この技術の回路と情報を伝達しあう他
の回路とのクロックの同期が非常に難しいという問題が
ある。
【０００４】本発明の目的は、他の回路とのクロックの
同期が簡単に行えるノイズ除去バスレシーバを提供する
ことである。
同期が簡単に行えるノイズ除去バスレシーバを提供する
ことである。
【０００５】
【課題を解決するための手段】本発明のノイズ除去バス
レシーバは、（ａ）入力信号を第１のレファレンス電位
と比較し、第１のパルス信号を出力する第１の差動増幅
回路と、（ｂ）前記入力信号を第２のレファレンス電位
と比較し、第２のパルス信号を出力する第２の差動増幅
回路と、（ｃ）前記第１のパルス信号と前記第２パルス
信号との排他的論理和パルス信号を出力する排他的論理
和回路と、（ｄ）前記排他的論理和パルス信号をクロッ
クとして入力し、前記第２のパルス信号をデータとして
入力する第１のフリップフロップと、（ｅ）前記第１の
フリップフロップの出力により、前記第１のパルス信号
と前記第２のパルス信号とのうちいずれかを選択する選
択回路と、（ｆ）外部からのクロックをクロックとして
入力し、前記選択回路の出力をデータとして入力しノイ
ズを除去した信号を出力する第２のフリップフロップ
と、を備える。
レシーバは、（ａ）入力信号を第１のレファレンス電位
と比較し、第１のパルス信号を出力する第１の差動増幅
回路と、（ｂ）前記入力信号を第２のレファレンス電位
と比較し、第２のパルス信号を出力する第２の差動増幅
回路と、（ｃ）前記第１のパルス信号と前記第２パルス
信号との排他的論理和パルス信号を出力する排他的論理
和回路と、（ｄ）前記排他的論理和パルス信号をクロッ
クとして入力し、前記第２のパルス信号をデータとして
入力する第１のフリップフロップと、（ｅ）前記第１の
フリップフロップの出力により、前記第１のパルス信号
と前記第２のパルス信号とのうちいずれかを選択する選
択回路と、（ｆ）外部からのクロックをクロックとして
入力し、前記選択回路の出力をデータとして入力しノイ
ズを除去した信号を出力する第２のフリップフロップ
と、を備える。
【０００６】
【発明の実施の形態】次に本発明について図面を参照し
て詳細に説明する。図１は本発明の実施の形態の構成を
示すブロック図である。図１を参照すると、波形入力部
１は第１の差動増幅回路２の第１の入力部２１と第２の
差動増幅回路３の第１の入力部３１とに接続され、第１
のリファレンス電位は第１の差動増幅回路２の第２の入
力部２２に入力され、第２のリファレンス電位は第２の
差動増幅回路３の第２の入力部３２に入力され、第１の
差動増幅回路２の出力部２３は排他的論理和回路４の第
１の入力部４１とセレクタ５の第１の端子５１に接続さ
れ、第２の差動増幅回路３の出力部３３は排他的論理和
回路４の第２の入力部４２とセレクタ５の第２の端子５
２と第１のフリップフロップ回路６のデータ入力部６１
に接続され、排他的論理和回路４の出力部４３は第１の
フリップフロップ回路６のクロック入力部６２に接続さ
れ、第１のフリップフロップ回路６の出力部６３はセレ
クタ５の選択信号としてセレクタ５の第２の端子５２に
接続され、セレクタ５の第３の端子５３は第２のフリッ
プフロップ回路７のデータ入力部に接続され、外部クロ
ックは第２のフリップフロップ回路７のクロック入力部
７２に入力されている。
て詳細に説明する。図１は本発明の実施の形態の構成を
示すブロック図である。図１を参照すると、波形入力部
１は第１の差動増幅回路２の第１の入力部２１と第２の
差動増幅回路３の第１の入力部３１とに接続され、第１
のリファレンス電位は第１の差動増幅回路２の第２の入
力部２２に入力され、第２のリファレンス電位は第２の
差動増幅回路３の第２の入力部３２に入力され、第１の
差動増幅回路２の出力部２３は排他的論理和回路４の第
１の入力部４１とセレクタ５の第１の端子５１に接続さ
れ、第２の差動増幅回路３の出力部３３は排他的論理和
回路４の第２の入力部４２とセレクタ５の第２の端子５
２と第１のフリップフロップ回路６のデータ入力部６１
に接続され、排他的論理和回路４の出力部４３は第１の
フリップフロップ回路６のクロック入力部６２に接続さ
れ、第１のフリップフロップ回路６の出力部６３はセレ
クタ５の選択信号としてセレクタ５の第２の端子５２に
接続され、セレクタ５の第３の端子５３は第２のフリッ
プフロップ回路７のデータ入力部に接続され、外部クロ
ックは第２のフリップフロップ回路７のクロック入力部
７２に入力されている。
【０００７】次に、本発明の動作に関して図面を参照し
て説明する。図２は、入力波形を示すタイムチャートで
ある。図３は、図１のノイズ除去バスレシーバの動作を
示すタイムチャートである。図４は、入力波形のタイム
チャートである。図５は、図１のノイズ除去バスレシー
バの動作を示すタイムチャートである。また、 差動増幅回路のゲート遅延時間をＴｇ 排他的論理和回路４のゲート遅延時間をＴｅ フリップフロップ回路のゲート遅延時間をＴｆ セレクタ５のゲート遅延時間をＴｓ 第１のリファレンス電位＞第３のリファレンス電位 第３のリファレンス電位＞第２のリファレンス電位 とする。第３のリファレンス電位は、第２のフリップフ
ロップのスレッショルド電位である。
て説明する。図２は、入力波形を示すタイムチャートで
ある。図３は、図１のノイズ除去バスレシーバの動作を
示すタイムチャートである。図４は、入力波形のタイム
チャートである。図５は、図１のノイズ除去バスレシー
バの動作を示すタイムチャートである。また、 差動増幅回路のゲート遅延時間をＴｇ 排他的論理和回路４のゲート遅延時間をＴｅ フリップフロップ回路のゲート遅延時間をＴｆ セレクタ５のゲート遅延時間をＴｓ 第１のリファレンス電位＞第３のリファレンス電位 第３のリファレンス電位＞第２のリファレンス電位 とする。第３のリファレンス電位は、第２のフリップフ
ロップのスレッショルド電位である。
【０００８】２種類の波形を入力した場合について説明
する。まず、波形入力部１に、図２に示すようなノイズ
を含んだ波形が入力された場合について説明する。この
波形は、第２のリファレンス電位を時間ｔ１に通過して
電圧が上がり、第３のリファレンス電位を時間ｔ２に通
過して電圧が上がり、第１のリファレンス電位を時間ｔ
３に通過して電圧が上がり、第１のリファレンス電位を
時間ｔ４に通過して電圧が下がり、第３のリファレンス
電位を時間ｔ５に通過して電圧が下がり、第３のリファ
レンス電位を時間ｔ６に通過して電圧が上がり、第１の
リファレンス電位を時間ｔ７に通過して電圧が上がる
が、リンギングをおこして、リングバックが、時間ｔ５
〜ｔ６の間で第３のリファレンス電位を下に越えてい
る。
する。まず、波形入力部１に、図２に示すようなノイズ
を含んだ波形が入力された場合について説明する。この
波形は、第２のリファレンス電位を時間ｔ１に通過して
電圧が上がり、第３のリファレンス電位を時間ｔ２に通
過して電圧が上がり、第１のリファレンス電位を時間ｔ
３に通過して電圧が上がり、第１のリファレンス電位を
時間ｔ４に通過して電圧が下がり、第３のリファレンス
電位を時間ｔ５に通過して電圧が下がり、第３のリファ
レンス電位を時間ｔ６に通過して電圧が上がり、第１の
リファレンス電位を時間ｔ７に通過して電圧が上がる
が、リンギングをおこして、リングバックが、時間ｔ５
〜ｔ６の間で第３のリファレンス電位を下に越えてい
る。
【０００９】本発明においては、セレクタ５の選択信号
がロウレベルの時にはセレクタ５の第１の端子が有効と
なり、セレクタ５の選択信号がハイレベルの時にはセレ
クタ５の第２の端子が有効となる。ここで、各点での波
形を解析すると、図３に示すようなタイミングチャート
になる。外部クロックがｔ５＋ｔｇとｔ６＋ｔｇとの間
に入力されても、第２のフリップフロップ７はハイレベ
ルのデータを採取ことになるので、誤動作は起こらな
い。
がロウレベルの時にはセレクタ５の第１の端子が有効と
なり、セレクタ５の選択信号がハイレベルの時にはセレ
クタ５の第２の端子が有効となる。ここで、各点での波
形を解析すると、図３に示すようなタイミングチャート
になる。外部クロックがｔ５＋ｔｇとｔ６＋ｔｇとの間
に入力されても、第２のフリップフロップ７はハイレベ
ルのデータを採取ことになるので、誤動作は起こらな
い。
【００１０】次に、波形入力部に、図４に示すようなノ
イズを含む波形が入力された場合についてする。この波
形は、第１のリファレンス電位を時間ｔ１に通過して電
圧が下がり、第３のリファレンス電位を時間ｔ２に通過
して電圧が下がり、第２のリファレンス電位を時間ｔ３
に通過して電圧が下がり、第２のリファレンス電位を時
間ｔ４に通過して電圧が上がり、第３のリファレンス電
位を時間ｔ５に通過して電圧が上がり、第３のリファレ
ンス電位を時間ｔ６に通過して電圧が下がり、第１のリ
ファレンス電位を時間ｔ７に通過して電圧が下がるが、
リンギングをおこして、リングバックが、ｔ５とｔ６と
の間で第３のリファレンス電位を上に越えている。
イズを含む波形が入力された場合についてする。この波
形は、第１のリファレンス電位を時間ｔ１に通過して電
圧が下がり、第３のリファレンス電位を時間ｔ２に通過
して電圧が下がり、第２のリファレンス電位を時間ｔ３
に通過して電圧が下がり、第２のリファレンス電位を時
間ｔ４に通過して電圧が上がり、第３のリファレンス電
位を時間ｔ５に通過して電圧が上がり、第３のリファレ
ンス電位を時間ｔ６に通過して電圧が下がり、第１のリ
ファレンス電位を時間ｔ７に通過して電圧が下がるが、
リンギングをおこして、リングバックが、ｔ５とｔ６と
の間で第３のリファレンス電位を上に越えている。
【００１１】本発明においては、各点での波形を解析す
ると、図５に示すようになる。ここで、クロックがｔ５
＋ｔｇとｔ６＋ｔｇとの間に入力されても、第２のフリ
ップフロップ７はロウレベルのデータ採取するので、誤
動作は起こらない。
ると、図５に示すようになる。ここで、クロックがｔ５
＋ｔｇとｔ６＋ｔｇとの間に入力されても、第２のフリ
ップフロップ７はロウレベルのデータ採取するので、誤
動作は起こらない。
【００１２】また、外部クロックは、第２のフリップフ
ロップ７のクロック端子７２に直接入力されるので、本
発明のノイズ除去バスレシーバと接続され同じ外部クロ
ックで動作する他の回路との同期が、非常に簡単であ
る。
ロップ７のクロック端子７２に直接入力されるので、本
発明のノイズ除去バスレシーバと接続され同じ外部クロ
ックで動作する他の回路との同期が、非常に簡単であ
る。
【００１３】
【発明の効果】以上説明したように、本発明のノイズ除
去バスレシーバは、差動増幅回路、排他的論理和、第１
のフリップフロップ、セレクタによりノイズを除去で
き、かつ、第２のフリップフロップにより、本発明のノ
イズ除去バスレシーバと接続され同じ外部クロックで動
作する他の回路との同期が、非常に簡単になるという効
果がある。
去バスレシーバは、差動増幅回路、排他的論理和、第１
のフリップフロップ、セレクタによりノイズを除去で
き、かつ、第２のフリップフロップにより、本発明のノ
イズ除去バスレシーバと接続され同じ外部クロックで動
作する他の回路との同期が、非常に簡単になるという効
果がある。
【図１】本発明の実施の形態のブロック図である。
【図２】入力波形のタイムチャートである。
【図３】図１のノイズ除去バスレシーバの動作を示すタ
イムチャートである。
イムチャートである。
【図４】入力波形のタイムチャートである。
【図５】図１のノイズ除去バスレシーバの動作を示すタ
イムチャートである。
イムチャートである。
１ 波形入力部 ２、３ 差動増幅回路 ４ 排他的論理和回路 ５ セレクタ ６、７ フリップフロップ回路
Claims (1)
- 【請求項１】（ａ）入力信号を第１のレファレンス電位
と比較し、第１のパルス信号を出力する第１の差動増幅
回路と、（ｂ）前記入力信号を第２のレファレンス電位
と比較し、第２のパルス信号を出力する第２の差動増幅
回路と、（ｃ）前記第１のパルス信号と前記第２パルス
信号との排他的論理和パルス信号を出力する排他的論理
和回路と、（ｄ）前記排他的論理和パルス信号をクロッ
クとして入力し、前記第２のパルス信号をデータとして
入力する第１のフリップフロップと、（ｅ）前記第１の
フリップフロップの出力により、前記第１のパルス信号
と前記第２のパルス信号とのうちいずれかを選択する選
択回路と、（ｆ）外部からのクロックをクロックとして
入力し、前記選択回路の出力をデータとして入力しノイ
ズを除去した信号を出力する第２のフリップフロップ
と、を有することを特徴とするノイズ除去バスレシー
バ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24602996A JP3173386B2 (ja) | 1996-09-18 | 1996-09-18 | ノイズ除去バスレシーバ |
| US08/932,060 US5933799A (en) | 1996-09-18 | 1997-09-17 | Noise eliminating bus receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24602996A JP3173386B2 (ja) | 1996-09-18 | 1996-09-18 | ノイズ除去バスレシーバ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093403A true JPH1093403A (ja) | 1998-04-10 |
| JP3173386B2 JP3173386B2 (ja) | 2001-06-04 |
Family
ID=17142400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24602996A Expired - Fee Related JP3173386B2 (ja) | 1996-09-18 | 1996-09-18 | ノイズ除去バスレシーバ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5933799A (ja) |
| JP (1) | JP3173386B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279551A (ja) * | 2005-03-29 | 2006-10-12 | Nec Corp | バスレシーバ回路及び該バスレシーバ回路に用いられるノイズ除去方法 |
| KR100713784B1 (ko) * | 1999-07-14 | 2007-05-07 | 후지쯔 가부시끼가이샤 | 수신기, 트랜시버 회로, 신호 전송 방법 및 신호 전송시스템 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6662132B2 (en) * | 2000-06-05 | 2003-12-09 | Fujitsu Limited | Noise analyzing method and apparatus and storage medium |
| TWI222565B (en) * | 2003-08-20 | 2004-10-21 | Wistron Corp | Noise-free bus circuit |
| US20100090739A1 (en) * | 2008-10-15 | 2010-04-15 | Tellabs Petaluma, Inc. | Method and Apparatus for Removing Narrow Pulses from a Clock Waveform |
| JP7154495B2 (ja) | 2018-08-10 | 2022-10-18 | 株式会社ネリキ | 導通口と配管端部との接続構造、開閉バルブ装置及び取外し治具 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63152214A (ja) * | 1986-12-17 | 1988-06-24 | Fuji Electric Co Ltd | パルス信号のノイズ除去回路 |
| JPS63223814A (ja) * | 1987-03-12 | 1988-09-19 | Matsushita Electric Ind Co Ltd | バス |
| US5655113A (en) * | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
| US5646553A (en) * | 1995-05-10 | 1997-07-08 | 3Com Corporation | Driver for tri-state bus |
| US5818261A (en) * | 1996-08-08 | 1998-10-06 | Hewlett Packard Company | Pseudo differential bus driver/receiver for field programmable devices |
-
1996
- 1996-09-18 JP JP24602996A patent/JP3173386B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-17 US US08/932,060 patent/US5933799A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713784B1 (ko) * | 1999-07-14 | 2007-05-07 | 후지쯔 가부시끼가이샤 | 수신기, 트랜시버 회로, 신호 전송 방법 및 신호 전송시스템 |
| JP2006279551A (ja) * | 2005-03-29 | 2006-10-12 | Nec Corp | バスレシーバ回路及び該バスレシーバ回路に用いられるノイズ除去方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3173386B2 (ja) | 2001-06-04 |
| US5933799A (en) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
| KR910003965A (ko) | 디지틀 전송용 여파기의 지터 등화기 회로 및 방식 | |
| KR950030717A (ko) | 고선명 텔레비젼 수상기의 데이터 세그먼트 동기신호검출기 | |
| JPH1093403A (ja) | ノイズ除去バスレシーバ | |
| JP2001211057A (ja) | データストリームの入力フィルタ段階及び、データストリームをフィルタする方法 | |
| JP2002158567A (ja) | クロック信号からのパルス信号の生成 | |
| JP2678115B2 (ja) | タイマ回路 | |
| CN111211774A (zh) | 除弹跳电路 | |
| JP3035817B2 (ja) | クロック再生装置 | |
| JP2000134070A (ja) | ノイズ除去回路 | |
| US5274628A (en) | Multisignal synchronizer with shared last stage | |
| KR0139427B1 (ko) | 해저드 펄스 제거회로 | |
| KR0144051B1 (ko) | 인버터에서의 데드 타임 발생회로 | |
| KR19990023303A (ko) | 디지탈 신호의 처리 방법 및 회로 장치 | |
| JPH10126228A (ja) | デジタル波形整形回路 | |
| KR100188133B1 (ko) | 동기식 카운터를 이용한 노이즈 커플링 회로 | |
| JP3126204U (ja) | 自励発振システム | |
| JP2008042501A (ja) | 電子回路装置 | |
| JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 | |
| JPH0795039A (ja) | 出力バッファの同時動作抑止回路 | |
| US6701423B2 (en) | High speed address sequencer | |
| KR960039631A (ko) | 논리회로의 글리치 제거장치 | |
| JP2002082736A (ja) | クロック切換回路 | |
| KR100241059B1 (ko) | 비동기 데이터 전송회로 및 그 전송방법 | |
| JPH08195654A (ja) | クロック再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |