SU731568A2 - Элемент задержки потенциальных сигналов - Google Patents
Элемент задержки потенциальных сигналов Download PDFInfo
- Publication number
- SU731568A2 SU731568A2 SU782589991A SU2589991A SU731568A2 SU 731568 A2 SU731568 A2 SU 731568A2 SU 782589991 A SU782589991 A SU 782589991A SU 2589991 A SU2589991 A SU 2589991A SU 731568 A2 SU731568 A2 SU 731568A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- capacitor
- state
- diode
- transistor
- time
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
цепи соединен с коллекторным входом логического расширени элемента И-НЕ.
На чертеже приведена принципиальна схема элемента задержки нотеициальных сигналов.
Элемент задержки состоит из элемента И-НЕ 1 транзисторио-траизисториой логики (очерченного иуиктириой линией иачертеже ), содержащего транзисторы 2, 3, 4, 5, резисторы 6, 7, 8, 9, диод 10 и имеющего эмиттерный (Э) и коллекторный (К) выводы логического расширени , врем задающие конденсаторы И, 12, диоды 13, 14 и переменный резистор 15.
Элемент работает следующим образом.
В исходном состо нии вход 16 логического элемента 1 имеет низкий иотенциал, а выход 17 - высокий иотеицнал, что соответствует состо нию логической «1. При подаче положительного иереиада нагф жени на вход 16 логического э;1емента 1 открываетс транзистор 2, который затем открывает траизистор 3. Начинаетс зар д конденсатора И через резистор 7 и открытый транзистор 3. При этом на выходе 17 логического элемента 1 формируетс третье логическое состо ние «выключеио, так как базовые выводы транзисторов 5 и 4 шуитированы конденсатором И и оба эти транзисторы наход тс одновременно в закрытом состо нии.
После зар да конденсатора И до потенциала отиирани транзистора 5, иоследиий открываетс , а транзистор 4 остаетс в закрытом состо нии. На «выходе 17 элемента 1 формируетс отрицательиый иереиад напр жени , соответствующий состо нию лог. «О. При подаче отрицательного перепада напр жени на вход элемента 1 происходит разр д конденсатора И через открытый диод 13, резистор 9 и базо-эмиттерный переход транзистора 5. При этом до окончани разр да коидеисатора 11 транзистор 5 остаетс в открытом состо нии. Прн отсутствии дополнительно введенной врем задающей диодно-ксидеысаторной цени (диод 14, конденсатор 12, резистор 15) одновременно с разр дом конденсатора И закрывались транзисторы 2 и 3 и открывалс транзистор 4. При этом через последовательно включенные и одновременно открытые транзисторы 4 и 5 будет протекать сквозной ток (ток перекрыти ), умеиьшающий надежность устройства.
Дл иредотвращени режима возникиовени тока перекрыти вседепы диод 14, конденсатор 12 и резистор 15. При закрытии транзисторов 2 и 3 на базовом выводе транзистора 4 продолжает сохран тьс низкий уровень напр жени за счет зар да конденсатора 12 через резистор 7 и диод 14. Так как врем зар да коиденсатора 12
значительно больше времени разр да кондеисатора И, то транзистор 5 закрываетс при закрытии транзнстора 4. С этого момента элемент задержки вторично находитс 3 третьем логическом состо нии «выключено , которое соответствует новой пол р юстн входного сигнала. Это состо ние сохран етс до момента зар да конденсатора 12 до иотенциала отиирани транзистора 4. При этом на выходе 17 элемента формируетс уровень нанр женй , соответствующий логической «1.
Переменный резистор 15 служит дл илавного регулировани продолжительности логического состо ии «выключено дл обоих пол рностей входных сигналов и в качестве цепи разр да дл конденсатора 12.
Таким образом, суммарна задержка элемента возрастает на врем логического состо ни «выключено. Регулиру длительиость входных сигиалоБ, на выходе логического элемента можно формировать:
только логическое состо ние «выключено ,
задержанные импульсы с длительностью, меньшей длительности входных импульсов,
задержанные импульсы с длительностью, большей длительности входных импульсов.
При расширении импульсов врем первого состо ни «выключено используетс в качестве задержки элемента, а врем второго состо ни «выключено нспользуетс в качестве нриращени расшир емого импульса . Таким образом после окончани входного сигнала, изменени на выходе элемента произойдут спуст врем на состо ние «выключено. Варьиру длительност ми входных импульсов и значени мп номиналов врем задающих конденсаторов, можно иолучать элемент задержки с различными функциональными возможност ми.
Устранение токов иерекрыти повышает надежность устройства, а расширение фуикщюнальных возможностей делает элемент задержки более универсальным, что нозвол ет расширить область его использовани .
Формула пзо-бретени
Элемент задержки потенциальных сигналов но авт. свид. № 517151, отличаюШ и и с тем, что, с целью повышени надежности и расширени функциональных возможностей, в него введены донолнительна врем задающа диодно-конденсаторна последовательна цепь и переменный резистор , подключенный нараллельно конденсатору дополнительной врем задающей цени, а анод диода дополнительной цепи соединен с коллекторным входом логического расширени элемента PI-НЕ.
Claims (1)
- Формула изо-бретенияЭлемент задержки потенциальных сигналов по авт. свид. № 517151, отличающийся тем, что, с целью повышения надежности и расширения функциональных возможностей, в него введены дополнительная времязадающая диодно-конденсаторная последовательная цепь и переменный резистор, подключенный параллельно конденсатору дополнительной времязадающей цепи, а анод диода дополнительной цепи соединен с коллекторным входом логического расширения элемента И—НЕ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782589991A SU731568A2 (ru) | 1978-03-16 | 1978-03-16 | Элемент задержки потенциальных сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782589991A SU731568A2 (ru) | 1978-03-16 | 1978-03-16 | Элемент задержки потенциальных сигналов |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU517151 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU731568A2 true SU731568A2 (ru) | 1980-04-30 |
Family
ID=20753355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782589991A SU731568A2 (ru) | 1978-03-16 | 1978-03-16 | Элемент задержки потенциальных сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU731568A2 (ru) |
-
1978
- 1978-03-16 SU SU782589991A patent/SU731568A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3508167A (en) | Pulse generator | |
SU731568A2 (ru) | Элемент задержки потенциальных сигналов | |
SU1338047A1 (ru) | Устройство дл установки логических элементов в исходное состо ние | |
SU1396247A1 (ru) | Генератор импульсов | |
SU1401571A1 (ru) | Реле времени | |
SU1334329A1 (ru) | Устройство дл пуска электродвигател посто нного тока | |
SU721894A1 (ru) | Генератор импульсов | |
SU868872A1 (ru) | Реле времени | |
SU1133626A1 (ru) | Фотореле | |
SU628547A1 (ru) | Бесконтактное реле времени | |
SU1056458A1 (ru) | Мостовой элемент задержки | |
SU748558A1 (ru) | Электронное реле времени | |
SU400997A1 (ru) | Устройство задержки | |
SU499660A1 (ru) | Селектор импульсов по частоте следовани | |
SU604137A1 (ru) | Генератор пр моугольных импульсов | |
SU1251297A1 (ru) | Генератор импульсов | |
SU1451847A1 (ru) | Реле времени | |
SU765989A1 (ru) | Мультивибратор | |
SU1649645A1 (ru) | Формирователь временных интервалов | |
SU938371A1 (ru) | Одновибратор | |
SU573802A2 (ru) | Устройство дл защиты от перегрузок источника питани посто нного тока | |
SU1190494A1 (ru) | Формирователь импульсов | |
JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
SU1228223A1 (ru) | Симметричный мультивибратор | |
SU1163467A1 (ru) | Формирователь импульсов |