SU400997A1 - Устройство задержки - Google Patents

Description

I

Изобретение относитс  к импульсной технике и может быть использовано дл  задержки импульсных сигналов при построении импульсных генераторов.

Известное устройство задержки, содержашее врем задающую КС-и.епъ, входной ключевой элемент, первый каскад которого выполнен по схеме с общей базой, второй - фазоинверсного усилител , третий - ключа на двух включенных по посто нному току иоследовательно транзисторах одного типа проводимости , и идентичный выходной трехкаскадный элемент, не дает возможности регулировать задержку без изменени  длительности задерживаемых сигналов и не имет дистанционного управлени  величиной задержки.

Цель изобретени  - получение возможности регулировани  задержки без изменени  длительности задерживаемых сигналов и дистанционного управлени  величиной задержки устройства.

Дл  этого резистор упом нутой С-цепи подсоединен к точке соединени  эмиттера одного и коллектора второго транзистора третьего каскада входного ключевого элемента; устройство снабжено оптроном, фоторезистор которого подключен параллельно резистору врем задающей С-цеии, а .потенциометр дистанционного управлени  и источник излучени  оптропа включены последовательно между шинами источника питани  устройства.

Иа чертеже представлена принципиальна  электрическа  схема предлагаемого устройства задержки.

Оно содержит врем задающую ./ С-цепь, состо щую из резистора 1 и конденсатора 2, ключевой элемент 3 и выходной ключевой элемент 4.

Ключевой элемент 3 имеет три каскада. Первый каскад выполнен на транзисторе 5 и резисторе 6 по схеме с общей базой, второй каскад выполнен на транзисторе 7 и резисторах 8 и 9 но схеме фазоинверсного усилител , а третий каскад - по схеме ключа на двух транзисторах 10 и 11, соединенных последовательно по посто нному току. База транзистора 10 соединена с коллектором транзистора 7 через диод 12, анод которого соединен с коллектором транзистора 7. База транзистора 11 соединена с эмиттером транзистора 7 непосредственно .

Ключевой элемент 4 построен по схеме, аналогичной схеме ключевого элемента 3. Первый каскад ключевого элемента 4 выполнен по схеме с общей базой на транзисторе 13 и резисторе 14, второй каскад - но схеме фазоинверсного усилител  на транзисторе 15 и резисторах 16 и 17, третий каскад - но схеме ключа на двух транзисторах 18 и 19, соединенных последовательно по посто нному току. База транзистора 18 соединена с коллектором транзистора 15 через диод 20, анод которого подключен к коллектору транзистора 15. База транзистора 19 соединена с эмиттером транзистора 15 непосредственно.

Резистор врем задающей С-цепи лодсоединен к точке соединени  эмиттера транзистора

10и коллектора транзистора 11. Точка соединени  резистора 1 и конденсатора 2 подключена к эмиттеру транзистора 13. Параллельно резистору 1 подключен фоторезистор 21 оптрона 22. Источник 23 излучени  оптрона 22 включен последовательно с потенциометром

24дистанционного управлени  между шинами

25и 26 источника питани .

Исходное состо ние устройства определ етс  уровнем входного напр жени . Таких уровней может быть два: высокий (его величина больше порога срабатывани  ключевого элемента 3) и низкий (его величина меньше порога срабатывани  ключевого элемента 3.

Если уровень входного напр жени  высокий , то через коллекторный переход транзистора 5 в базу транзистора 7 течет ток. Транзистор 7 открыт. Через переход база - эмиттер транзистора 11 течет ток, обеспечиваюший насыш ,ение транзистора 11. При этом диод 12 закрыт, транзистор 10 выключен.

Конденсатор 2 разр жаетс  через резистор I, фоторезистор 21 оптрона 22 и транзистор

11до напр жени , близкого к напр жению на коллекторе транзистора И.

Ток, задаваемый в базу транзистора 13, течет через эмиттер транзистора 13. Транзисторы 15 и 19 выключены, транзистор 18 открыт.

Если уровень входного напр жени  низкий, то ток базы транзистора 5 течет через эмиттер транзистора 5. Транзисторы 7 и 11 выключены , а транзистор 10 открыт.

Конденсатор 2 зар жаетс  через резистор 1, фоторезистор 21 оптрона 22, транзистор 10 и источник питани  до напр жени , близкого к напр жению на коллекторе закрытого транзистора 11. Ток, задаваемый в базу транзистора 13, течет через коллектор транзистора 13. Транзисторы 15 и 19 открыты, причем транзистор 19 насыш,ен. Диод 20 закрыт, транзистор 18 выключен.

Длительность задерживаемого имнульса практически не измен етс , так как передний и задний фронты задерживаемого импульса задерживаютс  на одинаковую величину, что

обеспечиваетс  примерно равными временами зар да и разр да конденсатора 2.

Величина задержки регулируетс  дистанциционно путем изменени  (при помощи потенциометра 24 рабочего тока через источник 23

излучени  оптрона 22, причем большему рабочему току соответствует меньшее сопротивление фоторезистора 21 оптрона 22 и наоборот). Так как резистор 1 и фоторезистор 21 оптрона 22 включены параллельно, то изменение

величины фоторезистора 21 ведет к изменению посто нной времени зар да и разр да конденсатора 2 и, следовательно, к изменению задержки входного сигнала.

Расширение пределов задержки можно получить путем последовательного включени  нескольких устройств задержки.

Предмет изобретени 

Claims (2)

1.Устройство задержки, содержащее врем задающую У С-цепь, входной ключевой элемент , первый каскад которого выполнен по схеме с общей базой, второй - фазоинверсного

усилител , третий - ключа на двух включенных по посто нному току последовательно транзисторах одного типа проводимости, и идентичный выходной трехкаскадный ключевой элемент, отличающеес  тем, что, с целью

получени  возможности регулировани  задержки без изменени  длительности задерживаемых сигналов, резистор упом нутой RC-цени подсоединен к точке соединени  эмиттера одного и коллектора второго транзисторов

третьего каскада входного ключевого элемента .

2.Устройство по п. 1, отличающеес  тем, что, с целью дистанционного управлени  величиной задержки, оно снабжено оптроном, фоторезистор которого подключен параллельно резистору врем задающей КС-и.епк, а потенциометр дистанционного управлени  и источник излучени  оптрона включены последовательно между шинами источника питани  устройства. 20 -ИA±L /5 I 13 . -© i