SU403060A1 - Транзисторное переключающее устройство - Google Patents

Description

1

Изобретение относитс  к области транзисторных ключевых схем и может быть иснользовано , например, в преобразовател х кода в напр жение нри необходимости применени  нланарных транзисторов, широко используемых в микросхемах.

Известно транзисторное переключающее устройство, содержапдее входной и два выходных транзистора, причем база входного транзистора соединена через буферную схему с источником управл ющего 11анр же1 и  и базой первого выходного транзистора, эмиттер которого подключен к общей шине, а коллектор входного транзистора св зан с шиной источника питани  через резистор и св зан с базой второго выходного транзистора, коллектор которого соединен с шиной управл емого источника питани .

Однако в известном устройстве нрименение планарных транзисторов вызывает трудности.

С целью расширени  функциональных возможностей и повышени  надежности в предлагаемом устройстве коллектор первого выходного транзистора св зан с эмиттером второго выходного транзистора, с коллектором входного транзистора через последовательно соединенные резистор и диод, а также с нгиной выходных снгиалов.

На чертеже нредставлена нринципиальпа 

2

электрическа  схема предложенного устройства .

Транзистор I соединен коллектором с положительньш полюсом источника 2 напр жеПИЯ посто нного тока, базой - с коллектором входного транзистора 3 того же типа проводимости. В коллекторе транзистора 3 расположен резистор 4, а последовательно с ним - источник 5 напр жени  носто нного

тока, отрицательный полюс которого находитс  на общей шине («земле). Эмиттер транзистора 1 и коллектор нервого выходного транзистора 6 того же типа проводимости соединены между собой и образуют выход схемы.

Коллектор второго выходного транзистора 3 св зан с выходом схемы через резистор 7. Последовательно с ним может быть включен диод 8, катод которого обращен к коллектору

транзистора 3. Подключение диода 8 н -пол рности источников напр жени  посто нного тока соответствует п-р- г-типу проводимости транзисторов. Эмиттер транзистора 6 соединен с общей шиной («землей). К базам

транзнсторов 3 и 6 через буферную схему 9 подключен источннк 10 унравл ющего напр жени .

Эмиттер транзистора 3 св зан с общей щиной через источник 11 напр жени  отрицательной пол рности. Параллельно нереходу

база-эмиттер транзистора 6 подключен резистор 12.

Вариантом включени  диода 8  вл етс  расположение его между коллектором транзистора 3, точкой соединени  резистора 4 и базы транзистора 1, катодом к коллектору транзистора 3. При этом между этим коллектором и выходом схемы остаетс  включенным резистор 7. Оба варианта равноправны в отнонюнии главного качества схемы: включени  транзистора 6 коллектором к выходу схемы н эмиттером к общей шине.

Транзистор 1  вл етс  последовательным ключом, транзистор 6 - параллельным.

Открыва сь (насыща сь) и закрыва сь поочередно , они комхмутируют источник 2 напр жени , Б результате чего потенциал выхода практически равен нулю (открыт ключ на транзисторе б и закрыт ключ на транзисторе 1). Последовательный ключ на транзисторе 1 открываетс  при закрытом транзисторе 3, который образует инвертирующий каскад, разностью напр жений источников 2 и 5 через резистор 4, по переходу база-коллектор (инверсное включение).

Диод 8 независимо от места его включени  предотвращает щунтирование перехода базаэмиттер транзистора 1 резистором 7. От места включени  диода 8 зависит температурное изменеиие коллекторного тока транзистора 6. При включеиии диода 8 между коллектором транзистора 3 и базой транзистора 1 «п тка Диода не должна быть существенно ниже «п тки перехода база-эмиттер транзистора 1.

Закрывание транзистора 1 производитс  напр жением источника 11 через насыщенные транзисторы 3 и 6. При этом обратное напр жение на переходе база-эмиттер транзистора 1 равно напр жению источника 11 и при соответствующем выборе этого напр жени  может иметь величину, донустимую дл  планарных транзисторов. Транзисторы 3 и 6 открываютс  одновременно управл ющим напр жением источника 10 через буферную схему 9.

Базовый ток транзистора 6 разветвл етс  на два тока: коллекторный и эмиттериый. Дл  получени  минимального остаточного напр жени  на открытом транзисторе 6 он должен быть в инверсном включении, поэтому его коллекторный ток должен быть примерно равен его базовому току. Пеобходима  величина коллекторного тока обеспечиваетс  сопротивлением резистора 7. Дополнительна  регулировка базового и эмиттерного токов осуществл етс  резистором 12. Подбором сопротивлени  этого резистора можпо достичь температурной компенсации изменени  коллекторного тока, вызванного изменением пр мого падени  напр жени  на диоде 8. Частична  температурна  компенсаци  происходит без резистора 12 благодар  температурному изменению пр мого падени  напр жени  на переходах база-коллектор и база-эмиттер.

Транзисторы 3 н 6 закрываютс  одновременно при запнраюнхем уровне управл ющего

напр жени  источника 10. Транзистор 6 закрываетс  но нереходу база-э.миттер, запирающее напр жение на этом переходе легко может быть Сделано допустимым дл  планарных транзисторов. Дополнительное снижение

запирающего напр жени  осуществл етс  благодар  резистору 12. Коммутируемое напр жение источника 2 поступает на закрытый транзистор 6 через открытый транзистор 1 и надает на переходе коллектор 1 база транзистора 6, что позвол ет иметь напр жение источника 2 до дес тков вольт при использовании плапарных транзисторов.

Ввиду того, что базовый и коллекторный токи открытого транзистора 6 регулируютс 

независимыми цеп ми, трудно достичь стабильного соотношени  этих токов при изменении напр жений питанн  и те.мпературы окружающей среды. Соответственно имеет место относительно значительный дрейф остаточного напр жени  транзистора 6. Однако такой дрейф допустим в р де случаев возможного применени  схемы предложенного устройства.

П р е д м е т н з о б р е т е н н  

Транзисторное переключающее устройство,

содержащее вхол;иой и два выходных транзистора , причем база входного транзистора соединена через буферную схему с источником управл ющего напр жени  и с базой первого выходного транзистора, эмиттер которого подключен к общей шине, а коллектор входного транзистора св зан с шиной источника питани  через резистор и с базой второго выходного транзистора, коллектор которого соединен с шиной управл емого источпика питани , отличающеес  тем, что, с целью расширени  функциональных возможностей и новышени  надежности, коллектор первого выходного транзистора св зан с эмиттером второго выходного транзистора, с коллектором входного транзистора через последовательно соединенные резистор и диод, а также с И1ИПОЙ выходных сиг 1алов.

Т

г cd 3ЯшоЗ