JP3252968B2 - 垂直同期分離回路 - Google Patents
垂直同期分離回路Info
- Publication number
- JP3252968B2 JP3252968B2 JP14517491A JP14517491A JP3252968B2 JP 3252968 B2 JP3252968 B2 JP 3252968B2 JP 14517491 A JP14517491 A JP 14517491A JP 14517491 A JP14517491 A JP 14517491A JP 3252968 B2 JP3252968 B2 JP 3252968B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparator
- circuit
- signal
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機の
垂直同期分離回路に関する。
垂直同期分離回路に関する。
【０００２】
【従来の技術】テレビジョン受像機の垂直同期分離回路
は、図３に示すように、映像信号は、容量Ｃ１、抵抗Ｒ
１、トランジスタＱ１、電流源Ｉ１からなるクランプ回
路６に入力される。このクランプ回路６のクランプレベ
ルは、トランジスタＱ１のベースに接続されたクランプ
電圧Ｖ１よりもトランジスタＱ１の１Ｖｂｅ分だけ低い
電圧となり、このクランプレベルでシンクチップがクラ
ンプされる。そして、入力された映像信号の同期信号区
間でトランジスタＱ１が導通してコレクタに電流が流
れ、負荷抵抗Ｒ２によって電圧変換され、前記コレクタ
電流の流れた区間を比較器７で検出してパルス化する。
このパルス化した信号は、水平同期成分と垂直同期成分
を含んでおり、このパルスは積分器８で積分されて垂直
同期成分のみ周波数分離されて、垂直同期成分だけを比
較器９スライスレベルＶｓでスライスして抜き出し垂直
同期信号を出力する。
は、図３に示すように、映像信号は、容量Ｃ１、抵抗Ｒ
１、トランジスタＱ１、電流源Ｉ１からなるクランプ回
路６に入力される。このクランプ回路６のクランプレベ
ルは、トランジスタＱ１のベースに接続されたクランプ
電圧Ｖ１よりもトランジスタＱ１の１Ｖｂｅ分だけ低い
電圧となり、このクランプレベルでシンクチップがクラ
ンプされる。そして、入力された映像信号の同期信号区
間でトランジスタＱ１が導通してコレクタに電流が流
れ、負荷抵抗Ｒ２によって電圧変換され、前記コレクタ
電流の流れた区間を比較器７で検出してパルス化する。
このパルス化した信号は、水平同期成分と垂直同期成分
を含んでおり、このパルスは積分器８で積分されて垂直
同期成分のみ周波数分離されて、垂直同期成分だけを比
較器９スライスレベルＶｓでスライスして抜き出し垂直
同期信号を出力する。
【０００３】この回路に図４のに示す通常の信号を入
力すると、前記積分器８の出力は図４のの積分波形と
なる。また、図４のに示すように、垂直同期信号の幅
が狭い信号（ダビング防止等）を入力すると、積分波形
は図４のになり、比較器９のスライスレベルＶｓにと
どかず、垂直同期信号が出力されない。
力すると、前記積分器８の出力は図４のの積分波形と
なる。また、図４のに示すように、垂直同期信号の幅
が狭い信号（ダビング防止等）を入力すると、積分波形
は図４のになり、比較器９のスライスレベルＶｓにと
どかず、垂直同期信号が出力されない。
【０００４】このような信号に対して、従来、以下説明
する対策が施されていた。一つの方法は、図５のＡに示
すようなスライスレベルＶｓに届かなかった波形を、前
記図３に示す回路において、積分器８の積分感度をあげ
て図５のＢに示すように、積分波形を設定したスライス
レベルＶｓまで大きくする方法であるが、この場合は垂
直同期信号の他にノイズ成分も積分により大きくなるの
で、ノイズ成分も検出し易くなる。
する対策が施されていた。一つの方法は、図５のＡに示
すようなスライスレベルＶｓに届かなかった波形を、前
記図３に示す回路において、積分器８の積分感度をあげ
て図５のＢに示すように、積分波形を設定したスライス
レベルＶｓまで大きくする方法であるが、この場合は垂
直同期信号の他にノイズ成分も積分により大きくなるの
で、ノイズ成分も検出し易くなる。
【０００５】他の方法は、図６のＡに示すように、垂直
同期信号の積分波形をトランジスタＱ２、容量Ｃ２、抵
抗Ｒ３で構成されるピークホールド回路でピークホール
ドし、このピークホールド電圧を比較器１０のスライス
レベルに設定するもので、図６のＢに示すようにスライ
スレベルが積分波形のレベルに追従して変化するため安
定した出力が得られる。
同期信号の積分波形をトランジスタＱ２、容量Ｃ２、抵
抗Ｒ３で構成されるピークホールド回路でピークホール
ドし、このピークホールド電圧を比較器１０のスライス
レベルに設定するもので、図６のＢに示すようにスライ
スレベルが積分波形のレベルに追従して変化するため安
定した出力が得られる。
【０００６】しかし、ピークホールド回路の時定数は垂
直同期周波数だけ保持する必要性から大きな値にしなけ
ればならないが、集積化する場合は、集積回路内におい
て大きな容量は作りにくいので、ピークホールド回路を
集積回路に内蔵することは困難である。従って、専用の
ピンを１ピン追加して外付けで作らなければならない欠
点がある。
直同期周波数だけ保持する必要性から大きな値にしなけ
ればならないが、集積化する場合は、集積回路内におい
て大きな容量は作りにくいので、ピークホールド回路を
集積回路に内蔵することは困難である。従って、専用の
ピンを１ピン追加して外付けで作らなければならない欠
点がある。
【０００７】
【発明が解決しようとする課題】本発明は、テレビジョ
ン受像機の垂直同期分離回路において、外付け部品を削
減し、外付け部品用のピンを増加することなく集積化で
きる耐ノイズ性の良好な垂直同期分離回路を提供する点
にある。
ン受像機の垂直同期分離回路において、外付け部品を削
減し、外付け部品用のピンを増加することなく集積化で
きる耐ノイズ性の良好な垂直同期分離回路を提供する点
にある。
【０００８】
【課題を解決するための手段】本発明の垂直同期分離回
路は、映像信号のシンクチップをクランプするクランプ
回路と、前記クランプ回路の出力を整形してパルスを出
力するパルス整形回路と、前記パルス整形回路の出力を
積分する積分器と、前記積分器の出力信号を第１のスラ
イスレベルで比較する第１の比較器と、前記積分器の出
力信号を前記第１のスライスレベルよりも高い第２のス
ライスレベルで比較する第２の比較器と、 前記第２の比
較器の出力に応じてアップまたはダウンのカウントの方
向が選択されて、所定の周波数のクロックパルスが入力
されてカウントを行うアップダウンカウンタと、前記ア
ップダウンカウンタのカウント値が第１の所定値に達し
たときにハイレベル信号を、前記アップダウンカウンタ
のカウント値が前記第１の所定値より低い第２の所定値
に達したときにロウレベル信号を出力する判別器と、前
記判別器の出力信号により、前記第１の比較器と前記第
２の比較器の出力のいずれかを選択して垂直同期信号と
して出力するスイッチング手段とを備える。
路は、映像信号のシンクチップをクランプするクランプ
回路と、前記クランプ回路の出力を整形してパルスを出
力するパルス整形回路と、前記パルス整形回路の出力を
積分する積分器と、前記積分器の出力信号を第１のスラ
イスレベルで比較する第１の比較器と、前記積分器の出
力信号を前記第１のスライスレベルよりも高い第２のス
ライスレベルで比較する第２の比較器と、 前記第２の比
較器の出力に応じてアップまたはダウンのカウントの方
向が選択されて、所定の周波数のクロックパルスが入力
されてカウントを行うアップダウンカウンタと、前記ア
ップダウンカウンタのカウント値が第１の所定値に達し
たときにハイレベル信号を、前記アップダウンカウンタ
のカウント値が前記第１の所定値より低い第２の所定値
に達したときにロウレベル信号を出力する判別器と、前
記判別器の出力信号により、前記第１の比較器と前記第
２の比較器の出力のいずれかを選択して垂直同期信号と
して出力するスイッチング手段とを備える。
【０００９】
【実施例】図１は、本発明垂直同期分離回路を、また、
図２は、該回路の動作波形をそれぞれ示している。図１
において、この実施例は、スライスレベルの異なる比較
器を２個利用している。この実施例において、積分器ま
での動作は図３に示す従来例の回路を構成する積分器８
までの動作と異なるところはないので、前記積分器出力
が入力される以降の回路について説明する。
図２は、該回路の動作波形をそれぞれ示している。図１
において、この実施例は、スライスレベルの異なる比較
器を２個利用している。この実施例において、積分器ま
での動作は図３に示す従来例の回路を構成する積分器８
までの動作と異なるところはないので、前記積分器出力
が入力される以降の回路について説明する。
【００１０】映像信号から分離された垂直同期信号の積
分波形は、スライスレベルがＶＨの比較器１及びスライ
スレベルがＶＬの比較器２にそれぞれ入力される。ここ
で、ＶＨ＞ＶＬであり、比較器１の出力をＶＳＨ、比較
器２の出力をＶＳＬとする。次に、比較器１の出力ＶＳ
Ｈは、３ビット・アップダウン・カウンタ３のＵ／Ｄ端
子に入力される。該カウンタ３のクロクパルス入力端子
ＣＫに入力されるクロックパルスは、垂直周波数と同じ
周波数（６０Ｈｚ）で、水平周波数の３２倍の周波数で
ある５００ＫＨｚを分周して、垂直同期分離出力とは別
に作成する。
分波形は、スライスレベルがＶＨの比較器１及びスライ
スレベルがＶＬの比較器２にそれぞれ入力される。ここ
で、ＶＨ＞ＶＬであり、比較器１の出力をＶＳＨ、比較
器２の出力をＶＳＬとする。次に、比較器１の出力ＶＳ
Ｈは、３ビット・アップダウン・カウンタ３のＵ／Ｄ端
子に入力される。該カウンタ３のクロクパルス入力端子
ＣＫに入力されるクロックパルスは、垂直周波数と同じ
周波数（６０Ｈｚ）で、水平周波数の３２倍の周波数で
ある５００ＫＨｚを分周して、垂直同期分離出力とは別
に作成する。
【００１１】前記比較器１及び２に通常の信号の積分波
形が入力すると、図２のＡに示すように、比較器１のス
ライスレベルＶＨでスライスされて高レベル出力が前記
アップダウンカウンタ３に入力され、該アップダウンカ
ウンタ３はアップカウントを始め、その出力が全て論理
１になると、判別回路４の出力はハイレベルとなる。そ
して、判別回路４のハイレベル出力によりスイッチング
手段５はＨ側に切り換えられ、比較器１の出力ＶＳＨが
垂直同期信号として出力される。
形が入力すると、図２のＡに示すように、比較器１のス
ライスレベルＶＨでスライスされて高レベル出力が前記
アップダウンカウンタ３に入力され、該アップダウンカ
ウンタ３はアップカウントを始め、その出力が全て論理
１になると、判別回路４の出力はハイレベルとなる。そ
して、判別回路４のハイレベル出力によりスイッチング
手段５はＨ側に切り換えられ、比較器１の出力ＶＳＨが
垂直同期信号として出力される。
【００１２】次に、図２のＢに示すような幅の狭い垂直
同期信号の積分波形が比較器１及び２に入力すると、比
較器１の出力は低レベルとなり、前記アップダウンカウ
ンタ３がダウンカウントを行いその出力が全て論理０に
なると、判別回路４の出力はローレベルとなって前記ス
イッチング手段５はＬ側に切り換わる。従って、比較器
２の出力ＶＳＬが垂直同期信号として出力される。前記
スイッチング手段５は、ＯＲ回路、ＮＯＲ回路、ＡＮＤ
回路、ＮＡＮＤ回路等を組み合わせて、前記判別回路５
の出力によって制御されるスイッチとして構成するのが
好適である。
同期信号の積分波形が比較器１及び２に入力すると、比
較器１の出力は低レベルとなり、前記アップダウンカウ
ンタ３がダウンカウントを行いその出力が全て論理０に
なると、判別回路４の出力はローレベルとなって前記ス
イッチング手段５はＬ側に切り換わる。従って、比較器
２の出力ＶＳＬが垂直同期信号として出力される。前記
スイッチング手段５は、ＯＲ回路、ＮＯＲ回路、ＡＮＤ
回路、ＮＡＮＤ回路等を組み合わせて、前記判別回路５
の出力によって制御されるスイッチとして構成するのが
好適である。
【００１３】このように、前記判別回路４による判別結
果がハイレベルの時は、比較器１の出力ＶＳＨを、ロー
レベルの時は、比較器２の出力ＶＳＬが選択されて垂直
同期信号として出力される。そして、前記アップダウン
カウンタ３でスライスレベルを切り換えるのは、比較器
１の出力ＶＳＨの出力の変化に直ちに反応するのではな
くヒシテリシスを持たせて誤動作を防止するためであ
る。
果がハイレベルの時は、比較器１の出力ＶＳＨを、ロー
レベルの時は、比較器２の出力ＶＳＬが選択されて垂直
同期信号として出力される。そして、前記アップダウン
カウンタ３でスライスレベルを切り換えるのは、比較器
１の出力ＶＳＨの出力の変化に直ちに反応するのではな
くヒシテリシスを持たせて誤動作を防止するためであ
る。
【００１４】
【発明の効果】本発明によれば、垂直同期信号の幅の狭
い信号においても、スライスされないことはなく安定し
た垂直同期信号が得られ、耐ノイズ性が向上し、また、
外付け部品として余分な時定数回路を使う必要もなく、
集積化した際に集積回路装置のピンが増えない垂直同期
分離回路を達成できる。
い信号においても、スライスされないことはなく安定し
た垂直同期信号が得られ、耐ノイズ性が向上し、また、
外付け部品として余分な時定数回路を使う必要もなく、
集積化した際に集積回路装置のピンが増えない垂直同期
分離回路を達成できる。
【図１】本発明の垂直同期分離回路を示す図である。
【図２】本発明垂直同期分離回路の動作波形図である。
【図３】従来の垂直同期分離回路を示す図である。
【図４】従来の垂直同期分離回路の動作波形図である。
【図５】従来の垂直同期分離回路の動作波形図である。
【図６】従来の垂直同期分離回路及びその動作波形図で
ある。
ある。
１、２・・比較器 ３・・アップダウンカウンタ ４・
・判別回路 ５・・スイッチング手段
・判別回路 ５・・スイッチング手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 悟司 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭58−182962（ＪＰ，Ａ) 特開 昭62−210785（ＪＰ，Ａ) 実開 昭62−112263（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/04 - 5/12
Claims (1)
- 【請求項１】映像信号のシンクチップをクランプするク
ランプ回路と、 前記クランプ回路の出力を整形してパルスを出力するパ
ルス整形回路と、 前記パルス整形回路の出力を積分する積分器と、 前記積分器の出力信号を第１のスライスレベルで比較す
る第１の比較器と、 前記積分器の出力信号を前記第１のスライスレベルより
も高い第２のスライスレベルで比較する第２の比較器
と、 前記第２の比較器の出力に応じてアップまたはダウンの
カウントの方向が選択されて、所定の周波数のクロック
パルスが入力されてカウントを行うアップダウンカウン
タと、 前記アップダウンカウンタのカウント値が第１の所定値
に達したときにハイレベル信号を、前記アップダウンカ
ウンタのカウント値が前記第１の所定値より低い第２の
所定値に達したときにロウレベル信号を出力する判別器
と、 前記判別器の出力信号により、前記第１の比較器と前記
第２の比較器の出力のいずれかを選択して垂直同期信号
として出力するスイッチング手段とを備えた ことを特徴
とする垂直同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14517491A JP3252968B2 (ja) | 1991-05-22 | 1991-05-22 | 垂直同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14517491A JP3252968B2 (ja) | 1991-05-22 | 1991-05-22 | 垂直同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541818A JPH0541818A (ja) | 1993-02-19 |
| JP3252968B2 true JP3252968B2 (ja) | 2002-02-04 |
Family
ID=15379150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14517491A Expired - Fee Related JP3252968B2 (ja) | 1991-05-22 | 1991-05-22 | 垂直同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3252968B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10431858B2 (en) | 2015-02-04 | 2019-10-01 | Global Web Horizons, Llc | Systems, structures and materials for electrochemical device thermal management |
-
1991
- 1991-05-22 JP JP14517491A patent/JP3252968B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0541818A (ja) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5498985A (en) | Dual comparator trigger circuit for glitch capture | |
| JP3788253B2 (ja) | データスライス回路 | |
| US4170026A (en) | Circuitry for line recognition of a television signal | |
| JP3252968B2 (ja) | 垂直同期分離回路 | |
| US4789896A (en) | Vertical synchronizing pulse generating circuit | |
| JP3278867B2 (ja) | 垂直同期分離回路 | |
| JP3232594B2 (ja) | 同期回路 | |
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| US5357545A (en) | Synchronizing signal detecting circuit | |
| JPH0670195A (ja) | 同期分離回路 | |
| US7432918B2 (en) | Video signal processing circuit | |
| JP2808600B2 (ja) | 同期分離回路 | |
| JPH0417510B2 (ja) | ||
| JPH04297187A (ja) | 同期分離回路 | |
| KR910005746B1 (ko) | 스테이션 검출회로 | |
| JP2811854B2 (ja) | ディジタル回線終端制御装置 | |
| JPH0441660Y2 (ja) | ||
| JPS6392170A (ja) | 垂直同期回路 | |
| JPS6219106B2 (ja) | ||
| JPH0522626A (ja) | 同期分離回路 | |
| JPH0671315B2 (ja) | フイ−ドバツク型クランプ回路 | |
| JPH05227452A (ja) | 同期分離回路 | |
| JPH07235863A (ja) | 遅延回路 | |
| JPS5947909B2 (ja) | 同期分離装置 | |
| JPS60171871A (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |